SEMICONDUCTOR STORAGE DEVICE

Patent number:

JP2001357671

Publication date:

2001-12-26

Inventor:

TAKAHASHI HIROYUKI; INABA HIDEO; NAKAGAWA ATSUSHI

Applicant:

NEC CORP

Classification:

- international:

G11C11/403; G11C11/407

- european:

Application number:


JP20010105837 20010404

Priority number(s):

Abstract of JP2001357671

PROBLEM TO BE SOLVED: To provide a semiconductor storage device which operates at a SRAM specification and in which a memory cycle can be shortened compared with a conventional case without the delay of regular access by the influence of refresh.

SOLUTION: An ATD circuit 4 receives the change of an address and generates a one shot pulse in an address change detection signal ATD after an address queue period elapses. In the case of a writing request, a writing enable signal/WE, is made to fall in the address queue period. Writing or reading is preformed from the rise of the one shot pulse. In the case of writing, late writing by using the address and data, which are given at the time of the writing request just before, is preformed. Then, refreshing is performed until the address queue period of the subsequent memory cycle terminates from the fall of the one shot pulse. For late writing at the time of the new writing request, the address and data are taken into register circuits 3 and 12 with the rise of the writing enable signal/WE.



Also published as:

EP1291880 (A1)

WO0178079 (A1)

US2003063512 (A1)

Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-357671 (P2001-357671A)

(43)公開日 平成13年12月26日(2001.12.26)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

G11C 11/403 11/407 G11C 11/34

371J 5M024

363M

354F

審査請求 未請求 請求項の数20 OL (全 44 頁)

(21)出願番号

特願2001-105837(P2001-105837)

(22)出願日

平成13年4月4日(2001.4.4)

(31) 優先権主張番号 特願2000-109689 (P2000-109689)

(32)優先日

平成12年4月11日(2000.4.11)

(33)優先権主張国

日本(JP)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 髙橋 弘行

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 稻葉 秀雄

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100108578

弁理士 高橋 韶男 (外3名)


最終頁に続く

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 SRAM仕様で動作し、リフレッシュの影響 で通常のアクセスが遅延せず、メモリサイクルを従来よ りも短縮可能な半導体記憶装置を提供する。

【解決手段】 ATD回路4はアドレスAddress の変化 を受けて、アドレススキュー期間経過後にアドレス変化 検出信号ATDにワンショットパルスを発生させる。書 き込み要求の場合は、アドレススキュー期間内に書き込 みイネーブル信号/WEを立ち下げる。まず、ワンショ ットバルスの立ち上がりから書き込み又は読み出しを行 い、書き込みの場合には直前の書き込み要求時に与えら れたアドレス及びデータを用いたレイトライトを行う。 次に、ワンショットパルスの立ち下がりから後続のメモ リサイクルのアドレススキュー期間終了までにリフレッ シュを行う。そして、次の書き込み要求時におけるレイ トライトのために、書き込みイネーブル信号/WEの立 ち上がりでアドレスとデータをレジスタ回路3, 12に 取り込む。



【特許請求の範囲】

【請求項1】 リフレッシュを必要とするメモリセルで 構成されたメモリセルアレイを有し、アクセスアドレス に対して書き込み要求及び書き込みデータが非同期的に 与えられる半導体記憶装置において、

前記アクセスアドレスに対する読み出し又は書き込みを 前記メモリセルアレイへ行った後に、前記メモリセルア レイのリフレッシュを行うアクセス手段と、

前記書き込み要求が与えられたメモリサイクルよりも後 の時点において、該メモリサイクルで与えられた前記ア クセスアドレス及び前記書き込みデータを用いた書き込 みをレイトライトで前記アクセス手段に行わせる制御手 段とを具備することを特徴とする半導体記憶装置。

【請求項2】 前記制御手段は、先行する前記書き込み 要求の次の書き込み要求が与えられたメモリサイクルに おいて、該先行する書き込み要求に対応した書き込みを レイトライトで行わせることを特徴とする請求項1記載 の半導体記憶装置。

【請求項3】 前記制御手段は、前記書き込み要求の与 えられたメモリサイクルで前記書き込み要求が無くなっ たときに、該メモリサイクルで与えられた前記アクセス アドレス及び前記書き込みデータを取り込んで前記レイ トライトに用いることを特徴とする請求項1又は2記載 の半導体記憶装置。

【請求項4】 前記制御手段は、チップが非選択状態又 は非活性化状態にあることを検出し、該非選択状態又は 該非活性化状態において前記レイトライトを行わせるこ とを特徴とする請求項 1~3の何れかの項記載の半導体 記憶装置。

【請求項5】 チップが非選択状態から選択状態に移行 30 したか、又は、前記アクセスアドレスが変化したことを 検出するアドレス変化検出手段を備え、

前記制御手段は、該検出の時点を基準として、前記選択 ・非選択状態を制御するチップ選択信号又は前記アクセ スアドレスの少なくとも一方に含まれるスキューの最大 値以上に設定したスキュー期間が経過した後に、前記読 み出し又は前記書き込みを開始させることを特徴とする 請求項1~4の何れかの項記載の半導体記憶装置。

【請求項6】 リフレッシュを必要とするメモリセルで 構成されたメモリセルアレイを有し、アクセスアドレス 40 **に対して書き込み要求及び書き込みデータが非同期的に** 与えられる半導体記憶装置において、

前記アクセスアドレスに対する読み出し又は前記書き込 みデータの書き込みを前記メモリセルアレイへ行った後 に、前記メモリセルアレイのリフレッシュを行うアクセ ス手段と、

チップが非選択状態から選択状態に移行したか、又は、 前記アクセスアドレスが変化したことを検出するアドレ ス変化検出手段と、

御するチップ選択信号又は前記アクセスアドレスの少な くとも一方に含まれるスキューの最大値以上に設定した スキュー期間が経過した後に、前記読み出し又は前記書 き込みを開始させる制御手段とを具備することを特徴と する半導体記憶装置。

【請求項7】 前記制御手段は、前記書き込み要求が与 えられるか否かが確定している時点以降に前記スキュー 期間の終了タイミングを設定したことを特徴とする請求 項5又は6記載の半導体記憶装置。

【請求項8】 リフレッシュを必要とするメモリセルで 構成されたメモリセルアレイを有し、アクセスアドレス に対して書き込み要求及び書き込みデータが非同期的に 与えられる半導体記憶装置において、

同一のメモリサイクルにおいて、前記アクセスアドレス に対する読み出し又は書き込みを前記メモリセルアレイ へ行った後に、前記メモリセルアレイのリフレッシュを 行うアクセス手段と、

チップが非選択状態から選択状態に移行したか、又は、 前記アクセスアドレスが変化したことを検出するアドレ ス変化検出手段と、

該検出の時点を基準として、前記選択・非選択状態を制 御するチップ選択信号又は前記アクセスアドレスの少な くとも一方に含まれるスキューの最大値以上の長さを有 するスキュー期間の終了タイミングを前記書き込み要求 及び前記書き込みデータが確定している時点以降に設定 する制御手段とを具備することを特徴とする半導体記憶 装置。

前記制御手段は、読み出し要求又は書き 【請求項9】 込み要求があった現メモリサイクルよりも前のメモリサ イクルで開始された書き込み,読み出し又はリフレッシ ュが前記現メモリサイクルにおけるスキュー期間の終了 タイミングまでに完了していない場合、前記書き込み, 読み出し又はリフレッシュが完了するまで前記現メモリ サイクルにおける書き込み又は読み出しの開始を遅らせ ることを特徴とする請求項5~8の何れかの項記載の半 導体記憶装置。

【請求項10】 前記アクセス手段は、読み出し又は書 **き込み後のリフレッシュを複数のメモリサイクルに1回** だけ行い、

前記制御手段は、該リフレッシュが行われたメモリサイ クルの後続のメモリサイクルの書き込み又は読み出しの 開始を遅らせるととを特徴とする請求項9記載の半導体 記憶装置。

【請求項11】 前記アクセス手段は前記メモリセルア レイ上の複数のアドレスに対して同時に読み出し又はレ イトライトを行い、

前記制御手段は、前記読み出しによって得られた複数の 読み出しデータを順次外部へ出力する動作,又は,次の レイトライトのために外部から入力される複数の書き込 該検出の時点を基準として、前記選択・非選択状態を制 50 みデータを順次取り込む動作を前記リフレッシュと並行 3

して行わせることを特徴とする請求項1〜10の何れか の項記載の半導体記憶装置。

【請求項12】 前記制御手段は、前記アクセスアドレスのうちの上位所定ビットの変化を検出し、前記読み出し又は前記レイトライトを行う際に、前記アクセスアドレスのうち前記上位所定ビットが同一である前記複数のアドレスに対して、前記アクセスアドレスのうち前記上位所定ビット以外のビットからなる下位アドレスを変化させて、前記複数の読み出しデータを連続的に出力し又は前記複数の書き込みデータを連続的に取り込むことを 10 特徴とする請求項11記載の半導体記憶装置。

【請求項13】 前記制御手段は、外部から与えられる前記下位アドレスに従って、前記複数の読み出しデータを連続的に出力し、または、前記複数の書き込みデータを連続的に取り込むことを特徴とする請求項12記載の半導体記憶装置。

【請求項14】 前記制御手段は、外部から与えられる前記下位アドレスの初期値をもとに予め決められた順番に従って前記下位アドレスを変化させながら、前記複数の読み出しデータを連続的に出力し、又は、前記複数の書き込みデータを連続的に取り込むことを特徴とする請求項12記載の半導体記憶装置。

【請求項15】 前記制御手段は、チップが非選択状態 又は非活性化状態にあることを検出し、該非選択状態又 は該非活性化状態において前記リフレッシュを行わせる ことを特徴とする請求項1~14の何れかの項に記載の 半導体記憶装置。

【請求項16】 前記リフレッシュの制御を行う前記アクセス手段及び前記制御手段内の回路と、前記リフレッシュの対象となるメモリセルを示すリフレッシュアドレ 30 スを生成し、前記リフレッシュを行う度に該リフレッシュアドレスを更新するリフレッシュアドレス生成手段とを有するリフレッシュ制御手段と、

装置内の各部に供給する電圧を発生させる電圧発生手段 と、

前記リフレッシュ制御手段及び前記電圧発生手段の双方 に電源を供給する第1のモード、前記リフレッシュ制御 手段に対する電源の供給を停止するとともに前記電圧発 生手段に電源を供給する第2のモード、前記リフレッシュ制御手段及び前記電圧発生手段の双方に対する電源の 供給を停止する第3のモードの何れかに切り換え、該切り換えられたモードに応じて前記リフレッシュ制御手段 及び前記電圧発生手段へ電源供給を行うか否かをそれぞれ制御するモード切り換え手段とをさらに備えたことを 特徴とする請求項1~15の何れかの項記載の半導体記 憶装置。

【請求項17】 前記モード切り換え手段は、所定のアドレスに対してモード毎に予め決められたデータの書き込みが行われたことを検出してモードの切り換えを行うことを特徴とする請求項16記載の半導体記憶装置。

【請求項18】 リフレッシュを必要とするメモリセルで構成されたメモリセルアレイを有し、アクセスアドレスと共に書き込み要求及び書き込みデータが非同期的に与えられる半導体記憶装置において、

前記アクセスアドレスに対する書き込みサイクルに付随 して前記メモリセルアレイのリフレッシュを行うと共 に、前記書き込みサイクルに付随するリフレッシュが行 われてから所定の時間が経過した後に前記メモリセルア レイのリフレッシュを自発的に行うアクセス手段と、

前記書き込み要求が与えられたメモリサイクルよりも後の時点において、該メモリサイクルで与えられた前記アクセスアドレス及び前記書き込みデータを用いた書き込みをレイトライトで前記アクセス手段に行わせる制御手段とを具備することを特徴とする半導体記憶装置。

【請求項19】 前記アクセス手段は、

前記アクセスアドレスに対する書き込みサイクル内において、前記アクセスアドレスで指定されるメモリセルアレイ上のワード線を一時的に選択した後に、自発的なリフレッシュを行うことを特徴とする請求項18記載の半20 導体記憶装置。

【請求項20】 前記アクセス手段は、

前記アクセスアドレスに対する読み出しサイクル内において、前記アクセスアドレスで指定されるメモリセルアレイ上のワード線を一時的に選択した後に、自発的なリフレッシュを行うことを特徴とする請求項18又は19項記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリセルアレイがDRAM(ダイナミック・ランダム・アクセス・メモリ)と同じメモリセルで構成されており、かつ、半導体記憶装置の外部から見たときに汎用のSRAM(スタティックRAM)と同様の仕様で動作する半導体記憶装置に関する。なかでも本発明は、携帯電話やPHS(パーソナル・ハンディフォン・システム)等に代表される携帯機器へ搭載するのに適した半導体記憶装置に関するものである。

[0002]

【従来の技術】ランダムアクセスの可能な半導体記憶装置としてはSRAMおよびDRAMが最も代表的である。DRAMと比べた場合、SRAMは一般に高速である上に、電源を供給してアドレスを入力しさえすればそのアドレスの変化を捉えて内部の順序回路が動作して読み出し・書き込みを行うことができる。このように、SRAMはDRAMに比べて単純な入力信号波形を与えるだけで動作するため、こうした入力信号波形を生成する回路の構成も簡単化することが可能である。

【0003】また、SRAMはDRAMのようにメモリ セルに記憶されたデータを保持し続けるためのリフレッ 50 シュが不要であることから、その取り扱いが容易である とともに、リフレッシュを必要としないのでスタンバイ 状態におけるデータ保持電流が小さいという長所もあ る。こうしたこともあってSRAMは様々な用途に広く 用いられている。もっとも、SRAMは一般に1メモリ セル当たり6個のトランジスタを必要とするため、大容 量化を図ろうとするとDRAMに比べてどうしてもチッ ブサイズが大きくなってしまうほか、価格自体もDRA Mに比べて高くならざるを得ないという短所もある。

【0004】一方、DRAMはアドレスとして行アドレス及び列アドレスを2回に分けて別々に与えねばならな 10いこと、これらアドレスの取り込みタイミングを規定する信号としてRAS(行アドレスストローブ)/CAS(列アドレスストローブ)を必要とすること、定期的にメモリセルをリフレッシュすることが必要であることなど、SRAMに比べてどうしてもタイミング制御が複雑となってしまうほか、リフレッシュ制御のための回路などが余分に必要となってしまう。

【0005】また、DRAMは外部からのアクセスが無いときにもメモリセルのリフレッシュが必要となることから消費電流が大きくなってしまうという問題もある。とは言え、DRAMのメモリセルはキャパシタ1個とトランジスタ1個で構成可能であるため、チップサイズを大きくすることなく大容量化を図ることは比較的容易である。したがって、同じ記憶容量の半導体記憶装置を構成するのであればSRAMよりもDRAMの方が安価になる。

【0006】ところで、携帯電話などに代表される携帯機器が採用している半導体記憶装置としてはこれまでのところSRAMが主流である。これは、これまでの携帯電話には簡単な機能しか搭載されていなかったためそれ 30ほど大容量の半導体記憶装置が必要とされなかったこと、DRAMに比べてタイミング制御などの点で扱いが容易であること、スタンバイ電流が小さく低消費電力であるため連続通話時間・連続待ち受け時間をできる限り伸ばしたい携帯電話などに向いていることなどがその理由である。

【0007】しかるに、ここのところ、非常に豊富な機能を搭載した携帯電話が登場してきており、電子メールの送受信機能や、各種のサイトにアクセスして近隣にあるレストランなどのタウン情報を取得するといった機能も実現されている。のみならず、ごく最近の携帯電話ではインターネット上のWEBサーバにアクセスしてホームページの内容を簡略化して表示するような機能も搭載されてきており、将来的には現在のデスクトップ型パーソナルコンピュータと同様にインターネット上のホームページ等へ自由にアクセスできるようになることも想定される。

【0008】こうした機能を実現するためには、従来の 携帯電話のように単純なテキスト表示を行っているだけ では駄目であって、多様なマルチメディア情報をユーザ へ提供するためのグラフィック表示が不可欠となる。それには、公衆網などから受信した大量のデータを携帯電話内の半導体記憶装置上に一時的に蓄えておく必要が生じてくる。つまり、これからの携帯機器に搭載される半導体記憶装置としてはDRAMのように大容量であることが必須条件であると考えられる。しかも、携帯機器は小型かつ軽量であることが絶対条件であるため、半導体記憶装置を大容量化しても機器そのものが大型化・重量化することは避けねばならない。

【0009】以上のように、携帯機器に搭載される半導体記憶装置としては扱いの簡便さや消費電力を考えるとSRAMが好ましいが、大容量化の観点からすればDRAMが好ましいことになる。つまり、これからの携帯機器にはSRAMおよびDRAMの長所をそれぞれ取り入れた半導体記憶装置が最適であると言える。この種の半導体記憶装置としては、DRAMに採用されているものと同じメモリセルを使用しながら、外部から見たときにSRAMとほぼ同様の仕様を持った「疑似SRAM」と呼ばれるものが既に考えられてはいる。

【0010】疑似SRAMはDRAMのようにアドレスを行アドレス、列アドレスに分けて別々に与える必要がなく、またそのためにRAS、CASのようなタイミング信号も必要としない。疑似SRAMでは汎用のSRAMと同様にアドレスを一度に与えるだけで良く、クロック同期型の半導体記憶装置のクロックに相当するチップイネーブル信号をトリガにしてアドレスを内部に取り込んで読み出し/書き込みを行っている。

【0011】もっとも、疑似SRAMが汎用のSRAMと完全な互換性を有しているとは限らず、その多くはメモリセルのリフレッシュを外部から制御するためのリフレッシュ制御用端子を具備しており、リフレッシュを疑似SRAMの外部で制御してやらねばならない。このように、疑似SRAMの多くはSRAMと比べたときに扱いが容易でなく、リフレッシュ制御のための余分な回路が必要となってくるといった欠点がある。こうしたことから、以下に紹介するように、疑似SRAMの外部でリフレッシュを制御しなくて済むようにして、汎用SRAMと全く同じ仕様で動作させるようにした疑似SRAMも考えられてきている。しかしこの種の疑似SRAMにあっても以下に述べるように様々な欠点がある。

[0012]

【発明が解決しようとする課題】まず、第1の従来例として特開平4-243087号公報に開示された半導体記憶装置が挙げられる。この従来例では疑似SRAM自身がリフレッシュタイマを持たず、疑似SRAMの外部にタイマを設けるようにしている。そして、リフレッシュ時間が経過した後に最初のアクセス要求があった時点で、疑似SRAMの外部にて〇E(出力イネーブル)信号を作り出し、この〇E信号に従ってリフレッシュを行ってから当該アクセス要求に対応する読み出し又は書き

込みを行うようにしている。

【0013】しかしながら、この第1の従来例のような構成では消費電力が大きくなり過ぎてしまって、バッテリ駆動による長時間使用を前提とした携帯電話などの低消費電力製品には適用することができないという問題がある。というのも、第1の従来例では、チップイネーブル信号が有効になった時点で疑似SRAMが外部から入力されたアドレスをラッチして動作するようになっている。つまり、第1の従来例では疑似SRAMへアクセスする度にチップイネーブル信号を変化させる必要があるため、実装基板上に配線されたチップイネーブル信号のバス線の充放電電流によって消費電力が大きくなってしまう。

【0014】また、第1の従来例では、疑似SRAM外部から読み出し要求があった場合には、まず初めにリフレッシュを実施してから当該読み出し要求に対応したメモリセルの読み出しを行っている。したがって、読み出し動作の開始タイミングがリフレッシュ動作に必要となる時間だけ遅れてしまうという問題がある。つまり、アドレスが確定した時点から読み出しデータが出力される時点までを意味するアドレスアクセス時間(以下「TAA」と言う)が大きくなってしまうことになる。この問題は書き込みの場合も同様に生じうる。すなわち、たとえ書き込みイネーブル信号や書き込みデータがメモリサイクル内の早いタイミングで与えられていたとしても、リフレッシュが完了した後でなければ書き込み動作を開始させることができない点が問題である。

【0015】次に、第2の従来例として特許第2529680号公報(特開昭63-206994号公報)に開示されている半導体記憶装置が挙げられる。この従来例30では、外部からリフレッシュを制御するようにした旧来の疑似SRAMと同様の構成が開示されているほか、この疑似SRAMの構成を流用しながらさらに改良を加えた構成が示されている。

【0016】前者の構成では、出力イネーブル信号が有効になったことを受けてアドレス変化検出信号を生成し、疑似SRAM内部で生成されたリフレッシュアドレスに従ってリフレッシュを行ったのち、出力イネーブル信号が無効になった時点で再びアドレス変化検出信号を生成して、疑似SRAM外部から与えられた外部アドレスに対してもリフレッシュを行っている。しかしながら、出力イネーブル信号がリフレッシュ間隔毎に定期的に発生するのであれば外部アドレスを対象とした後者のリフレッシュは本来必要ではなく、外部アドレスに対してリフレッシュを行っている分だけ無駄に電力を消費してしまっている。

【0017】一方、後者の構成では、外部アドレスの変化を捉えてアドレス変化検出信号を発生させ、このアドレス変化検出信号を契機として疑似SRAM内部で生成されたリフレッシュアドレスに対してリフレッシュを行 50

い、それから一定時間が経過した後に再びアドレス変化 検出信号を発生させて外部アドレスを対象とした通常の 読み出し・書き込みを行うようにしている。しかし、リ フレッシュを行ったのちに読み出し又は書き込みを行う ようにすると、第1の従来例について指摘したのと同様 の問題が生じてしまう。

【0018】また、こうした構成では外部アドレスにスキューが入ったときに問題を生じることになる。すなわち、外部アドレスにスキューがあるとそれによって複数のアドレス変化検出信号が生成される。このため、最初のアドレス変化検出信号でリフレッシュが起動されるのは良いとしても、2番目以降のアドレス変化検出信号によって本来はリフレッシュの完了後に行われるべき外部アドレスに対する通常のアクセスが起動されてしまう。つまりこの場合、リフレッシュ中であるにも拘わらず外部アドレスに対するアクセス要求が為されてしまい、以下に述べるような問題が発生してしまう。

【0019】DRAMのメモリセルは一般に破壊読み出しであるため、あるワード線を活性化させてセンスアンプで読み出しを行ったときには、このワード線に接続されている全てのメモリセルに元々記憶されていたデータを当該センスアンプからこれらメモリセルへ書き戻してやる必要がある。ところが、上述したようにリフレッシュ中に通常の読み出し又は書き込みが起動された場合、複数のワード線が同時に活性化されてしまう。そうすると、これらワード線に接続されたメモリセルのデータが同一のビット線上に同時に読み出されることになり、リフレッシュすべきメモリセルのデータに対応して生じたビット線上の電位が正しいもので無くなる。したがって、このビット線上の電位を増幅して当該メモリセルへ書き戻し(リフレッシュ)を行ってしまうとメモリセルのデータが破壊されてしまう。

【0020】次に、第3の従来例として特開昭61-5495号公報および特開昭62-188096号公報に開示された半導体記憶装置が挙げられる。前者の半導体記憶装置はリフレッシュ間隔を計時するためのリフレッシュタイマを内部に有しており、リフレッシュ間隔に相当する時間が経過した時点でリフレッシュスタート要求を発生させ、読み出し動作におけるビット線対の増幅が完了した後に、リフレッシュアドレスに対応するワード線を活性化させてリフレッシュを行っている。こうすることで、半導体記憶装置の外部からメモリセルのリフレッシュを制御しなくとも済むようにしている。

【0021】また、後者の半導体記憶装置は前者の半導体記憶装置を実現するための動作タイミング制御回路についてその詳細構成を具体的に開示したものであって、基本的には前者の半導体記憶装置と同様のものである。なお、第3の従来例では第1の従来例や第2の従来例と同じく、リフレッシュを行ってから読み出し又は書き込みを行うことも開示している。このほか、第3の従来例

に類する第4の従来例として、特開平6-36557号 公報に開示された半導体記憶装置が挙げられる。この半 導体記憶装置も内部にリフレッシュ用のタイマを備えて おり、所定のリフレッシュ時間が経過した時点でリフレッシュスタート要求を発生させて、読み出しが完了した 後にリフレッシュを行うようにしている。

【0022】しかし、第3の従来例に開示されているように、リフレッシュを行ってから読み出し又は書き込みを行うようにすると先に指摘したような問題が生じる。もっとも、この第3の従来例や第4の従来例では、読み出し又は書き込みを行ってからリフレッシュを行うことも開示している。こうした構成にすれば第1の従来例や第2の従来例のようにアドレスアクセス時間TAAが大きくなるといった問題が生じることはない。しかしながら、第3の従来例や第4の従来例では書き込みタイミングを決定する書き込みイネーブル信号が如何なるタイミングで与えられるのかが全く考慮されておらず、次のような問題を生じる可能性がある。

【0023】すなわち、疑似SRAMを汎用SRAMと同じ仕様で動作させようとした場合、書き込みイネーブル信号や書き込みデータはアドレスの変化に対して非同期に与えられることになる。このため、書き込みアドレスが確定していても書き込みイネーブル信号及び書き込みデータがともに確定するまでは、実際にメモリセルへの書き込み動作を開始させることはできない。つまり、書き込みイネーブル信号と書き込みデータが確定するまでは何の動作も行われない空き時間となってしまい、これらが確定して初めて書き込みおよびリフレッシュが順次行われることになる。このため、第1の従来例や第2の従来例のようにリフレッシュしてから書き込みを行う構成と比べた場合、空き時間の分だけメモリサイクルが長くなってしまうという欠点がある。

【0024】ここで、第1の従来例~第4の従来例のような疑似SRAMでは一般に次のようにして書き込み助作を行っている。すなわち、書き込み期間中はワード線を活性化してメモリセルの選択を継続しつつ、書き込みイネーブル信号が非同期的に有効とされた時点からメモリセルへの書き込み助作を開始させ、書き込みデータが確定したタイミングから所定時間(以下、時間TDWとする)が経過するまでの間にこの書き込みデータを実際に40メモリセルへ書き込んでいる。その後、書き込みイネーブル信号を無効とし、それからさらに所定時間(以下、リカバリ時間TWRとする)が経過するまでの間に後続のアクセスのためにビット線のプリチャージを実施するようにしている。

【0025】汎用SRAMでは上記のようなリカバリ時間TWRは実際には不要であるが、疑似SRAMではDRAMメモリセルを採用している関係上、DRAMと同様にビット線をプリチャージする必要があるためリカバリ時間TWRをゼロにはできない。このように、疑似SRA50イトで前記アクセス手段に行わせる制御手段とを具備す

Mではリカバリ時間TWRを確保しておかねばならず、汎用SRAMと比べた場合に次のアドレスに対する動作の開始タイミングが遅いという欠点がある。したがって、上述した空き時間やリカバリ時間TWRの短縮が望まれているところであるが、第1の従来例〜第4の従来例のような構成としていたのではその実現が困難である。

10

【0026】以上のほかにも既存の疑似SRAMには次のような問題がある。すなわち、汎用SRAMなどでは内部の回路に対する電源供給を停止して消費電力を極めて小さくするスタンバイモードが設けられている場合が多い。ところが、疑似SRAMはメモリセルそのものがDRAMと同じであることからメモリセルに記憶されているデータを保持するためには常にリフレッシュを必要とする。このため、SRAMと同様に動作するとは言いながら、従来の疑似SRAMでは汎用SRAMに採用されているようなスタンバイモードが特に設けられていない。

【0027】しかしながら、SRAMと同様の仕様で動 作させる以上は、使い勝手の面からしても汎用SRAM のスタンバイモードと同等の低消費電力モードを用意し ておくことが望ましい。また、今後は疑似SRAMが様 々な用途に適用されることが予想されるため、既存のS RAMなどには無い疑似SRAM独自のスタンバイモー ドを設けておくことも極めて有用であると考えられる。 【0028】本発明は上記の点に鑑みてなされたもので あり、その目的は、リフレッシュによって通常の読み出 し・書き込みアクセスが遅くなるといった影響がなく、 アドレスにスキューが存在するような場合にもアクセス 遅延が生じたりメモリセルが破壊されたりといった不具 合を生じることがなく、書き込み時間の削減によってメ モリサイクル全体を短縮することが可能であって、汎用 SRAM仕様で動作し大容量化してもチップサイズが小 さく低消費電力であってなお且つ安価な半導体記憶装置 を提供することにある。また、本発明の目的は汎用SR AMで採用されているのと同等のスタンバイモードや既 存の半導体記憶装置には見られない独特の低消費電力モ ードを持った半導体記憶装置を提供することにある。

[0029]

【課題を解決するための手段】以上の課題を解決するために、請求項1記載の発明は、リフレッシュを必要とするメモリセルで構成されたメモリセルアレイを有し、アクセスアドレスに対して書き込み要求及び書き込みデータが非同期的に与えられる半導体記憶装置において、前記アクセスアドレスに対する読み出し又は書き込みを前記メモリセルアレイへ行った後に、前記メモリセルアレイのリフレッシュを行うアクセス手段と、前記書き込みをリサイクルよりも後の時点において、該メモリサイクルで与えられた前記アクセスアドレス及び前記書き込みデータを用いた書き込みをレイトライトで前記アクセス手段に行わせる制御手段とを具備す

るととを特徴としている。また、請求項2記載の発明は、請求項1記載の発明において、前記制御手段は、先行する前記書き込み要求の次の書き込み要求が与えられたメモリサイクルにおいて、該先行する書き込み要求に対応した書き込みをレイトライトで行わせることを特徴としている。

【0030】また、請求項3記載の発明は、請求項1又 は2記載の発明において、前記制御手段は、前記書き込 み要求の与えられたメモリサイクルで前記書き込み要求 が無くなったときに、該メモリサイクルで与えられた前 10 記アクセスアドレス及び前記書き込みデータを取り込ん で前記レイトライトに用いることを特徴としている。ま た、請求項4記載の発明は、請求項1~3の何れかの項 記載の発明において、前記制御手段は、チップが非選択 状態又は非活性化状態にあることを検出し、該非選択状 態又は該非活性化状態において前記レイトライトを行わ せることを特徴としている。また、請求項5記載の発明 は、請求項1~4の何れかの項記載の発明において、チ ップが非選択状態から選択状態に移行したか、又は、前 記アクセスアドレスが変化したことを検出するアドレス 20 変化検出手段を備え、前記制御手段は、該検出の時点を 基準として、前記選択・非選択状態を制御するチップ選 択信号又は前記アクセスアドレスの少なくとも一方に含 まれるスキューの最大値以上に設定したスキュー期間が 経過した後に、前記読み出し又は前記書き込みを開始さ せることを特徴としている。

【0031】また、請求項6記載の発明は、リフレッシ ュを必要とするメモリセルで構成されたメモリセルアレ イを有し、アクセスアドレスに対して書き込み要求及び **書き込みデータが非同期的に与えられる半導体記憶装置** において、前記アクセスアドレスに対する読み出し又は 前記書き込みデータの書き込みを前記メモリセルアレイ へ行った後に、前記メモリセルアレイのリフレッシュを 行うアクセス手段と、チップが非選択状態から選択状態 に移行したか、又は、前記アクセスアドレスが変化した ことを検出するアドレス変化検出手段と、該検出の時点 を基準として、前記選択・非選択状態を制御するチップ 選択信号又は前記アクセスアドレスの少なくとも一方に 含まれるスキューの最大値以上に設定したスキュー期間 が経過した後に、前記読み出し又は前記書き込みを開始 させる制御手段とを具備することを特徴としている。ま た、請求項7記載の発明は、請求項5又は6記載の発明 において、前記制御手段は、前記書き込み要求が与えら れるか否かが確定している時点以降に前記スキュー期間 の終了タイミングを設定したことを特徴としている。

【0032】また、請求項8記載の発明は、リフレッシュを必要とするメモリセルで構成されたメモリセルアレイを有し、アクセスアドレスに対して書き込み要求及び書き込みデータが非同期的に与えられる半導体記憶装置において、同一のメモリサイクルにおいて、前記アクセ 50

スアドレスに対する読み出し又は書き込みを前記メモリセルアレイへ行った後に、前記メモリセルアレイのリフレッシュを行うアクセス手段と、チップが非選択状態から選択状態に移行したか、又は、前記アクセスアドレスが変化したことを検出するアドレス変化検出手段と、該検出の時点を基準として、前記選択・非選択状態を制御するチップ選択信号又は前記アクセスアドレスの少なくとも一方に含まれるスキューの最大値以上の長さを有するスキュー期間の終了タイミングを前記書き込み要求及び前記書き込みデータが確定している時点以降に設定する制御手段とを具備することを特徴としている。

12

【0033】また、請求項9記載の発明は、請求項5~ 8の何れかの項記載の発明において、前記制御手段は、 読み出し要求又は書き込み要求があった現メモリサイク ルよりも前のメモリサイクルで開始された書き込み、読 み出し又はリフレッシュが前記現メモリサイクルにおけ るスキュー期間の終了タイミングまでに完了していない 場合、前記書き込み,読み出し又はリフレッシュが完了 するまで前記現メモリサイクルにおける書き込み又は読 み出しの開始を遅らせることを特徴とする。また、請求 項10記載の発明は、請求項9記載の発明において、前 記アクセス手段は、読み出し又は書き込み後のリフレッ シュを複数のメモリサイクルに1回だけ行い、前記制御 手段は、該リフレッシュが行われたメモリサイクルの後 続のメモリサイクルの書き込み又は読み出しの開始を遅 らせることを特徴とする。また、請求項11記載の発明 は、請求項1~10の何れかの項記載の発明において、 前記アクセス手段は前記メモリセルアレイ上の複数のア ドレスに対して同時に読み出し又はレイトライトを行 い、前記制御手段は、前記読み出しによって得られた複 数の読み出しデータを順次外部へ出力する動作,又は, 次のレイトライトのために外部から入力される複数の書 き込みデータを順次取り込む動作を前記リフレッシュと 並行して行わせることを特徴としている。

[0034] また、請求項12記載の発明は、請求項11記載の発明において、前記制御手段は、前記アクセスアドレスのうちの上位所定ビットの変化を検出し、前記読み出し又は前記レイトライトを行う際に、前記アクセスアドレスのうち前記上位所定ビットが同一である前記複数のアドレスに対して、前記アクセスアドレスのうち前記上位所定ビット以外のビットからなる下位アドレスを変化させて、前記複数の読み出しデータを連続的に取り込むことを特徴としている。また、請求項13記載の発明は、請求項12記載の発明において、前記制御手段は、外部から与えられる前記下位アドレスに従って、前記複数の読み出しデータを連続的に出力し、または、前記複数の書き込みデータを連続的に取り込むことを特徴としている。

) 【0035】また、請求項14記載の発明は、請求項1

2 記載の発明において、前記制御手段は、外部から与え られる前記下位アドレスの初期値をもとに予め決められ た順番に従って前記下位アドレスを変化させながら、前 記複数の読み出しデータを連続的に出力し,又は,前記 複数の書き込みデータを連続的に取り込むことを特徴と している。また、請求項15記載の発明は、請求項1~ 14の何れかの項記載の発明において、前記制御手段 は、チップが非選択状態又は非活性化状態にあることを 検出し、該非選択状態又は該非活性化状態において前記 リフレッシュを行わせることを特徴としている。

【0036】また、請求項16記載の発明は、請求項1 ~15の何れかの項記載の発明において、前記リフレッ シュの制御を行う前記アクセス手段及び前記制御手段内 の回路と、前記リフレッシュの対象となるメモリセルを 示すリフレッシュアドレスを生成し、前記リフレッシュ を行う度に該リフレッシュアドレスを更新するリフレッ シュアドレス生成手段とを有するリフレッシュ制御手段 と、装置内の各部に供給する電圧を発生させる電圧発生 手段と、前記リフレッシュ制御手段及び前記電圧発生手 シュ制御手段に対する電源の供給を停止するとともに前 記電圧発生手段に電源を供給する第2のモード,前記リ フレッシュ制御手段及び前記電圧発生手段の双方に対す る電源の供給を停止する第3のモードの何れかに切り換 え、該切り換えられたモードに応じて前記リフレッシュ 制御手段及び前記電圧発生手段へ電源供給を行うか否か をそれぞれ制御するモード切り換え手段とをさらに備え たことを特徴としている。また、請求項17記載の発明 は、請求項16記載の発明において、前記モード切り換 え手段は、所定のアドレスに対してモード毎に予め決め 30 られたデータの書き込みが行われたことを検出してモー ドの切り換えを行うことを特徴とする。

【0037】また、請求項18記載の発明は、リフレッ シュを必要とするメモリセルで構成されたメモリセルア レイを有し、アクセスアドレスと共に書き込み要求及び 書き込みデータが非同期的に与えられる半導体記憶装置 において、前記アクセスアドレスに対する書き込みサイ クルに付随して前記メモリセルアレイのリフレッシュを 行うと共に、前記書き込みサイクルに付随するリフレッ シュが行われてから所定の時間が経過した後に前記メモ 40 リセルアレイのリフレッシュを自発的に行うアクセス手 段と、前記書き込み要求が与えられたメモリサイクルよ りも後の時点において、該メモリサイクルで与えられた 前記アクセスアドレス及び前記書き込みデータを用いた 書き込みをレイトライトで前記アクセス手段に行わせる 制御手段とを具備することを特徴とする。

【0038】また、請求項19記載の発明は、請求項1 8記載の発明において、前記アクセス手段が、前記アク セスアドレスに対する書き込みサイクル内において、前 記アクセスアドレスで指定されるメモリセルアレイ上の 50 込み要求に対応したメモリセルへの書き込み動作および

ワード線を一時的に選択した後に、自発的なリフレッシ ュを行うことを特徴とする。また、請求項20記載の発 明は、謂求項18又は19記載の発明において、前記ア クセス手段が、前記アクセスアドレスに対する読み出し サイクル内において、前記アクセスアドレスで指定され るメモリセルアレイ上のワード線を一時的に選択した後 に、自発的なリフレッシュを行うことを特徴とする。 [0039]

【発明の実施の形態】以下、図面を参照して本発明の実 10 施形態について説明する。

〔第1実施形態〕

〈概要〉まず初めに本実施形態の概要を説明しておくと とにする。上述した第1の従来例~第3の従来例のよう に、リフレッシュを行ってから外部のアクセス要求に対 応した読み出し・書き込みを行うとアドレスアクセス時 間TAAが大きくなってしまう。こうしたことから本実施 形態では、外部からアクセス要求があった場合、このア クセス要求に対応した読み出し又は書き込みを行ったの ちにリフレッシュを行うようにしている。ただ、それだ 段の双方に電源を供給する第1のモード,前記リフレッ 20 けでは第3の従来例や第4の従来例について指摘したよ うな不都合が生じてしまう。そこで本実施形態ではメモ リセルへの書き込みのためにレイトライト(Late Writ e) を行って、書き込み時間およびメモリサイクルの短 縮化を図っている。

> 【0040】すなわち、外部から書き込み要求が与えら れたメモリサイクルでは、与えられた書き込みアドレス および書き込みデータを半導体記憶装置内部に取り込む だけの動作にとどめ、これら書き込みアドレスおよび書 き込みデータは次に書き込み要求があるときまで内部に 保持しておく。メモリセルへの実際の書き込み動作は当 該メモリサイクルでは行わずに、次に書き込み要求が入 力されたメモリサイクルで行うようにする。つまり、メ モリセルに対する書き込み動作を次の書き込み要求があ るメモリサイクルまで遅延させるのがレイトライトであ

【0041】レイトライトでは直前の書き込み要求時に 与えられた書き込みアドレス及び書き込みデータを取り 込んであるため、次の書き込み要求が為されてメモリセ ルに実際に書き込む時点では書き込みアドレスおよび書 き込みデータの双方の値が確定している。とのため、書 き込みイネーブル信号を有効化しさえすれば、直前の書 き込み要求に対応したメモリセルへの書き込み動作を開 始させることができ、上述した従来例のように書き込み イネーブル信号や書き込みデータが確定しないために、 メモリサイクルに空き時間が生じてしまうことはなくな

【0042】言い換えると、外部から書き込み要求があ った場合には、当該書き込み要求に関する書き込みアド レス及び書き込みデータの取り込み動作と、直前の書き これに続くリフレッシュ動作とが並行して行われる。本実施形態では、従来例のように書き込みデータの取り込み、メモリセルへの書き込み、ビット線のプリチャージを逐次的に行わずに済み、並行動作させている時間分だけメモリサイクルを短縮することが可能である。また、書き込み要求に付随して与えられる書き込みデータは次の書き込み要求時に使用されるため、リフレッシュ動作が終わるまでに書き込みデータが確定して内部に取り込まれるようになっていれば良い。したがって、従来例のように書き込みデータがいつ確定するかによって書き込み時間が左右されることはなく、書き込み時間を一定とすることができる。

15

【0043】 CCで、本実施形態では半導体記憶装置外部から見たときの仕様として、書き込み要求が行われる場合には、アドレススキュー期間内に書き込みイネーブル信号を有効化させるという条件を課している。 CCで言う「アドレススキュー期間」とは、アクセスアドレス(チップセレクト信号が無効状態から有効状態になった場合も同じ扱いであって、以下の説明において同様)の何れかのビットが最初に変化した時点を基準として、Cの時点からアドレスの持つスキューに相当する時間が経過した時点までを指している。換言すると、アドレススキュー期間は、アクセスアドレスが変化し始めてから全てのアドレスにおいてその値が確定するまでの期間に等しい。

【0044】通常、半導体記憶装置にアクセスするCPU(中央処理装置)などは、システムバスに対してアクセスアドレスの各ビットをほぼ同タイミングで送出するように設計されている。しかし実際には、CPUの出力ピンにおけるアクセスアドレスの出力タイミングはピッ 30ト毎に微妙に異なっている。これに加えて、CPUから半導体記憶装置に至るシステムバス上の配線パターンの長さや引き回し方はアドレスのビット毎に異なっており、これらを全く均一にすることは事実上不可能である。こうしたことから、アドレスの各ビットが半導体記憶装置の入力ピンに到達する時刻はビット毎にばらつくようになってこれがスキューとなる。

【0045】本実施形態において上記のような条件を課しているのは次のような理由によるものである。すなわち、汎用SRAMの仕様では、書き込みイネーブル信号 40 や書き込みデータがアドレス変化に対して非同期的に与えられ、書き込みイネーブル信号が有効になった時点で初めて外部からのアクセスが書き込み要求であることが判明する。しかし、書き込みイネーブル信号や書き込みデータがいつ確定するかは予測できず、一方で、読み出しデータをできる限り早く得るには、アドレススキュー期間が経過してアドレスが確定した時点からすぐに読み出し動作を開始させるのが望ましいと言える。したがって、アドレス変化があってから書き込みイネーブル信号や書き込みデータが有効になるまでの間は、外部からの 50

アクセスが読み出し要求であることを想定した動作を行 う必要がある。

[0046]ところが、外部からのアクセス要求が実際には読み出しではなく書き込みであったとしても、本実施形態のようにDRAMメモリセルを用いた構成では、既に始まっている読み出し動作(この場合はダミーの読み出しとなる)が完了するまでこれを中断することはできない。というのも、上述したようにDRAMメモリセルは破壊読み出しによってデータをセンスするため、再書き込みを行うことなく読み出し動作を中断して書き込み動作に移行させてしまうと、読み出しを行っている途中のワード線に接続されたメモリセルのデータが全て破壊されてしまうからである。

【0047】とこで、読み出しを行っていた全てのメモリセルに対して書き込みを行うわけではないので、読み出し動作を中断しても良いことにはならない。のみならず、本実施形態のようにレイトライトを行う場合には、ダミーの読み出しのアドレス(すなわち、当該メモリサイクルで与えられた書き込みアドレス)とレイトライトのアドレス(すなわち、直前の書き込み要求のメモリサイクルで与えられた書き込みアドレス)は一致していないのが普通であって、この点からしても読み出し動作を中断することはできない。

【0048】以上のように、アドレススキュー期間内に書き込みイネーブル信号を入力するようにしないと、ダミーの読み出し動作が完了するまで書き込み動作の開始が遅れてしまうことになる。確かに、ダミーの読み出しとそれに続く書き込みおよびリフレッシュが、予め決めておいた1メモリサイクルの期間内に収まるようであれば、特に問題はないとも考えうる。しかし、書き込みイネーブル信号が非同期的に有効化される以上、こうした条件が常に満たされるとは限らず、ダミーの読み出しと外部からの書き込み要求が衝突して書き込み及びリフレッシュが遅れてしまう可能性を完全になくすことはできない。

[0049]またそれ以上に問題なのは、ダミーの読み出し動作が生じると、1メモリサイクルが「ダミーの読み出し時間+書き込み時間+リフレッシュ時間」に延びてしまうことが挙げられる。以上のように、書き込みイネーブル信号がアドレススキュー期間よりも後のタイミングで有効化されるとメモリサイクルが長くなってしまう。したがって、書き込みイネーブル信号をアドレススキュー期間内に有効化させる仕様とするのが望ましいと言える。

【0050】(構成の説明)図1は本実施形態による半 導体記憶装置の構成を示すブロック図である。同図において、アドレスAddress は半導体記憶装置外部から供給 されるアクセスアドレスである。後述するメモリセルア レイが行列状に配列されていることに対応して、アドレ スAddress は行アドレスおよび列アドレスを含んでい る。アドレスバッファ 1 はこのアドレスAddress をバッファリングして出力する。ラッチ 2 は、ラッチ制御信号LCが"L"レベルである間(つまり、ラッチ制御信号LCが立ち下がったときから次に立ち上がるまでの間)はアドレスバッファ 1 から供給されているアドレスをそのまま内部アドレスLC_ADOとして出力する。また、ラッチ2はアドレスバッファ 1 から供給されているアドレスをラッチ制御信号LCの立ち上がりで取り込んでラッチ制御信号LCが"H"レベルである間これを保持するとともに、保持しているアドレスを内部アドレスLC_ADOとして 10出力する。

17

【0051】次に、レジスタ回路3に供給される制御信号LW1および後述する制御信号LW2は何れもレイトライト動作を制御するための信号である。これら制御信号は何れもレイトライトを行う場合に"H"レベルに設定され、そうでない場合には"L"レベルに設定される。レジスタ回路3はアドレスAddressのビット幅に等しいアクセスアドレスを保持するためのレジスタ(以下「アドレスレジスタ」という)を内蔵している。

【0052】そして制御信号LW1が"L"レベルであ 20 れば、レジスタ回路3は入力された内部アドレスLC_ADD をそのまま内部アドレスL_ADD として出力する。一方、制御信号LW1が"H"レベルであれば、レジスタ回路3は内部アドレスLC_ADDではなくアドレスレジスタに保持されているアドレスを内部アドレスL_ADD として出力する。また、レジスタ回路3は制御信号LW1の立ち下がりエッジにおいて、次のレイトライトのために内部アドレスLC_ADDを内部のレジスタに取り込む。さらに、レジスタ回路3は入力された内部アドレスLC_ADDとアドレスレジスタが保持するアドレスをピット毎に比較するコンパレータを備えており、コンパレータは両者の全ピットが一致した場合にはヒット信号HITに"H"レベルを出力し、何れか1ビットでも不一致であれば"L"レベルを出力する。

[0053]以下に述べるように、とのヒット信号HI Tは半導体記憶装置外部から見たデータコヒーレンシ(Coherency)を保つためのバイバス動作に用いられる。本実施形態で採用しているレイトライトでは、書き込み要求があったメモリサイクルよりも後のメモリサイクルで実際にメモリセルへの書き込みが行われる。つまり、書40き込み要求のあったメモリサイクルでは、書き込みアドレス及び書き込みデータを一旦レジスタ回路3のアドレスレジスタ及びレジスタ回路12(後述)のデータレジスタに取り込んでおく。そして、次に書き込みの要求が入力されたメモリサイクルで取り込んでおいたアドレス及びデータをもとにメモリセルアレイ7(後述)へ書き込みを行っている。

【0054】したがって、現実にメモリセルアレイ7へ 既存の疑似SRAMにおけるチップイネーブル信号のよ 書き込みが行われるまでの間に、書き込み要求のあった うに、チップの活性化機能に加えてアドレスラッチタイ アドレスに対して読み出し要求があった場合、との時点 50 ミング制御機能を有するものがある。上述したように、

ではデータが未だメモリセルアレイ7には書かれておらずレジスタ回路 1 2 にのみ存在する。このため、メモリセルアレイ7から読み出しを行ってしまうと、書き込み前の古いデータを半導体記憶装置外部へ出力してしまうことになる。そこでこのような場合には、メモリセルアレイ7をバイバスしてレジスタ回路 1 2からデータの出力を行うように構成している。

【0055】以上のような状況を検出するために、内部アドレスLC_ADDとレジスタ回路3内のアドレスレジスタを照合して、未だメモリセルアレイ7に書き込まれていないアドレスに対して外部から読み出し要求が入力されたことを検出するようにしている。なお、レジスタ回路3は読み出し・書き込みの区別なくヒット信号HITを生成しているが、後述するようにバイバス動作は読み出し要求があった場合にのみ作動するため、特に問題は生じない。

【0056】次に、ATD (Address Transition Detector:アドレス変化検出)回路4はチップセレクト信号/CSが有効("L"レベル)な場合に、内部アドレスLC_ADDが変化しているかどうかを検出する。そして内部アドレスLC_ADDの何れか1ビットにでも変化が認められる場合、ATD回路4はこの変化を検出した時点からアドレススキュー期間に相当する時間が経過したのちに、アドレス変化検出信号ATDに正のワンショットバルスを発生させる。

【0057】とれに加えて、ATD回路4はチップセレ クト信号/CSが有効化された場合("H" レベル→ "L"レベルの遷移)にも、チップセレクト信号/CS が変化してからアドレススキュー期間に相当する時間が 経過したのちに、アドレス変化検出信号ATDに正のヮ ンショットパルスを発生させる。なお、チップセレクト 信号/CSは図1に示した半導体記憶装置をアクセスす る場合に有効化される選択信号である。また、信号名の 先頭に付与した記号"/"はそれが負論理の信号である ことを意味している。ととで、チップセレクト信号/C Sについてさらに詳述すると、チップセレクト信号/C Sは半導体記憶装置(チップ)の選択/非選択を決定す るための信号であって、特に、複数の半導体記憶装置か **ら構成されるシステムにおいて、所望の半導体記憶装置** を選択するために用いられる信号である。以下の説明で は、チップの選択/非選択を決める活性化信号としてチ ップセレクト信号を用いるが、本発明で使用可能な活性 化信号はチップセレクト信号に限られるものではなく、 これと同等の機能を持った信号であればどのような信号 であっても良い。とのため、チップセレクト信号に代え て例えばチップイネーブル信号を用いることが考えられ る。ただし、いわゆるチップイネーブル信号の中には、 既存の疑似SRAMにおけるチップイネーブル信号のよ うに、チップの活性化機能に加えてアドレスラッチタイ

既存の疑似SRAMでは、アドレス取り込みのタイミングを制御するためにチップイネーブル信号をクロック信号のように毎サイクル入力しており、それによって消費電力の増加が問題となる。これに対し、本発明の半導体記憶装置は、内部動作のトリガとなる信号をクロック信号のように毎サイクル入力しなくとも動作可能であることを一つの特徴としている。こうしたことから、本発明においてチップイネーブル信号を活性化信号とする場合には、チップの活性化機能を持ち、なおかつ、アドレスラッチタイミング制御機能を持たない信号を半導体記憶 10 装置へ与えることになる。

19

【0058】なお、ATD回路4内部では、アドレスの各ビットが変化するかあるいはチップセレクト信号/CSが有効となった場合にそれぞれパルスを発生させ、これらパルスを合成することでワンショットパルスを生成している。このため、アドレスAddressにスキューがあっても従来例のように複数個のアドレス変化検出信号が生成されてしまう恐れはない。それゆえ、複数のメモリセルに対して書き込みが行われ、あるいは、複数のメモリセルからの読み出しが同時に行われてしまってメモリセルのデータが破壊されてしまうといったことはなくなス

【0059】また、スキューが大きい場合にはアドレススキュー期間も長くなって、それだけアドレス変化検出信号ATDにワンショットパルスが発生するのが遅れ、アクセスタイムが大きくなることが懸念される。しかし、汎用SRAMの仕様上、アクセスタイムはアドレスAddressが確定した時点を基準とした値になっている。このため、アドレスAddressの各ビットのうち最後に変化したビットからのアクセスタイムが保証されていれば30良く、アドレススキュー期間経過後にアクセスを開始するようにしても動作遅れとはならない。

【0060】また、動作説明の際に後述する通り、アドレス変化検出信号ATDのワンショットバルスが立ち上がった時点からアドレスAddress に対する読み出しまたは書き込みが開始され、その後にワンショットバルスが立ち下がった時点からリフレッシュが開始される。このため、ワンショットバルスのバルス幅は読み出し又は書き込みを完了させるのに必要な時間以上に設定しておく。

【0061】さらに、アドレススキュー期間の長さは、アドレスAddress の各ビットおよびチップセレクト信号 / CSの間に存在するスキューの最大値と一致させるか、あるいは、余裕を見込んでこのスキューの最大値よりも若干大きな値に設定しておくようにすれば良い。ここで、スキューは上述したような理由から生じるため、スキューの最大値は半導体記憶装置が適用されるシステム全体の特性に基づいて予め試算しておくことが可能である。

【0062】したがって、アドレススキュー期間を可変 50

に構成するか、あるいは幾つかの値の中からアドレススキュー期間を選択できるように構成することで、半導体記憶装置が適用されるシステムに応じたアドレススキュー期間を設定することが可能である。あるいは、半導体記憶装置の仕様としてアドレススキュー期間を或る固定値に決めておくようにしても良い。この場合には、半導体記憶装置の入力ピンにおけるスキューの最大値が上記固定値に収まるように、半導体記憶装置が搭載されるシステムの設計を行っておく必要がある。

【0063】次に、リフレッシュ制御回路5はアドレスカウンタ(リフレッシュカウンタ)及びリフレッシュタイマを内蔵している。リフレッシュ制御回路5はこれらとアドレス変化検出信号ATD、書き込みイネーブル信号/WEを利用して半導体記憶装置内部のリフレッシュを制御することによって、リフレッシュアドレス及びリフレッシュタイミングを半導体記憶装置内部で自動的に発生させ、汎用DRAMにおけるセルフリフレッシュを実現している。ここで、アドレスカウンタはDRAMメモリセルをリフレッシュするためのリフレッシュアドレスRADDを順次生成する。なお、リフレッシュアドレスRADDはアドレスAddressに含まれる行アドレスと同じビット幅を持っている。

【0064】また、リフレッシュタイマは半導体記憶装置の外部から最後にアクセス要求があってからの経過時間を計時しており、それが所定のリフレッシュ時間を越えた場合に半導体記憶装置内部でセルフリフレッシュを起動させる。そのために、リフレッシュタイマはアドレス変化検出信号ATDが有効となる度にリセットされて計時を再開するように構成される。このほか、リフレッシュ制御回路5はリフレッシュタイミングを制御するためのリフレッシュ制御信号REFA、REFBを生成する。なお、これらリフレッシュ制御信号の機能およびタイミングについては動作説明で明らかにする。

【0065】マルチプレクサ6(図中「MUX」)はアドレス変化検出信号ATD及びリフレッシュ制御信号REFBのレベルに応じて、アドレス変化検出信号ATDが"H"レベルかつリフレッシュ制御信号REFBが

"H"レベルであれば内部アドレスL_ADD に含まれる行アドレスを選択してこれをアドレスM_ADD として出力する。一方、アドレス変化検出信号ATDが"L"レベルであるかまたはリフレッシュ制御信号REFBが"L"レベルであればリフレッシュアドレスR_ADD を選択してアドレスM_ADD として出力する。次に、メモリセルアレイでは汎用DRAMと同様のメモリセルアレイであって、行方向、列方向にそれぞれワード線、ビット線(またはビット線対:以下同じ)が走っており、DRAMと同様の1トランジスタ1キャパシタから成るメモリセルがワード線及びビット線の交点の位置に行列状に配置されて構成されている。

【0066】ロウデコーダ8はロウイネーブル信号RE

が"H"レベルのときにアドレスMLADD をデコードし、 このアドレスM_ADO で指定されたワード線を活性化させ る。なお、ロウイネーブル信号REが "L" レベルであ るとき、ロウデコーダ8は何れのワード線も活性化させ ない。カラムデコーダ9はカラムイネーブル信号CEが "H"レベルとなっているときに内部アドレスL_ADD に 含まれる列アドレスをデコードし、この内部アドレスL_ ADD で指定されたビット線を選択するためのカラム選択 信号を生成する。なお、カラムイネーブル信号CEが "L" レベルであるとき、カラムデコーダ9はどのビッ 10 ト線に対応するカラム選択信号も生成することはない。 【0067】センスアンプ・リセット回路10は図示を 省略したセンスアンプ、カラムスイッチおよびプリチャ ージ回路から構成されている。このうち、カラムスイッ チはカラムデコーダ9の出力するカラム選択信号で指定 されたセンスアンプとバスWRBの間を接続する。セン スアンプはセンスアンブイネーブル信号SEが"H"レ ベルであるとき、アドレスAddress で特定されるメモリ セルの接続されたビット線電位をセンス・増幅してバス WRBに出力し、あるいは、バスWRBに供給された書 20 き込みデータをビット線経由でメモリセルに書き込む。 プリチャージ回路はプリチャージイネーブル信号PEが "H"レベルのときに、ビット線の電位を所定電位(例 えば電源電位の1/2)にプリチャージする。

【0068】次に、ヒット制御回路11及びレジスタ回路12は上述したレジスタ回路3とともにレイトライト動作を実現している。このうち、ヒット制御回路11はアドレス変化検出信号ATDの立ち上がりでヒット信号HITを取り込み、これをヒットイネーブル信号HEとしてレジスタ回路12に送出する。アドレススキュー期 30間内ではアドレスAddress の値が確定していないため、ヒット制御回路11はアドレスAddress が確定した時点でヒット信号HITを取り込むようにしている。なお、ヒットイネーブル信号HEは読み出し動作の場合にのみ用いられるが、その制御はレジスタ回路12が行っており、ヒット制御回路11はアクセス要求が書き込み・読み出しであるかを問わずヒットイネーブル信号HEを生成している。

【0069】次に、レジスタ回路12はバスWRB上で 授受されるデータと同じビット幅のレジスタ(先に触れ 40 たように以下「データレジスタ」という)を内蔵している。そしてレジスタ回路12は、制御信号LW2の立ち下がりエッジをトリガとして、バス1/〇, I/〇バッファ13(後述)を通じて外部からバスWRBX上に供給される書き込みデータをデータレジスタに取り込む。つまり、書き込み要求があった場合に、当該メモリサイクルで与えられる書き込みデータを一旦データレジスタに取り込んでおき、次の書き込み要求のあったメモリサイクルで取り込んでおいた書き込みデータをメモリセルアレイ7へ書き込むことになる。 50

22

【0070】また、制御信号LW2が"H"レベルである場合、レジスタ回路12は直前の書き込み要求の際に与えられた書き込みデータをデータレジスタからバスWRB上に出力する。一方、制御信号LW2が"L"レベルである場合、レジスタ回路12はヒットイネーブル信号HEのレベルに応じて異なる動作を行う。すなわち、ヒットイネーブル信号HEがミスヒットを示す"L"レベルであれば、レジスタ回路12はバスWRB上の読み出しデータをそのままバスWRBX上に出力する。これに対し、ヒットイネーブル信号HEがヒットを示す"H"レベルであれば、レジスタ回路12は未だメモリ

"H"レベルであれば、レジスタ回路12は未だメモリセルアレイ7に書き込まれていない書き込みデータをデータレジスタからバスWRBX上に送出する。この場合、センスアンブ・リセット回路10を通じてバスWRB上に読み出されてくるメモリセルアレイ7のデータは使用されない。

【0071】I/O(入出力)バッファ13は、制御信号CWOのレベルに応じて同信号が"H"レベルであればバスWRBX上の読み出しデータを出力バッファでバッファリングしてバスI/Oから半導体記憶装置外部に出力する。また、I/Oバッファ13は同信号が"L"レベルであれば、出力バッファをフローティング状態として半導体記憶装置外部からバスI/Oに供給される書き込みデータを入力バッファでバッファリングしてバスWRBX上に送出する。つまり制御信号CWOが"H"レベルであれば読み出し、"L"レベルであれば書き込みである。

【0072】次に、R/W (Read/Write) 制御回路14はチップセレクト信号/CS, 書き込みイネーブル信号/WEおよび出力イネーブル信号OEに基づいて制御信号CWO及び制御信号LW1, LW2を生成する。なお、これら制御信号の切換タイミングは動作説明で明らかにする。ちなみに、本実施形態において半導体記憶装置の内部ではレイトライトが行われるが、半導体記憶装置の外部から見たときの仕様では、書き込みイネーブル信号/WEの立ち下がりエッジでデータの書き込み(取り込み)が開始し、書き込みイネーブル信号/WEの立ち上がりエッジでデータが確定し、書き込み(取り込み)が終了する。次に、ラッチ制御回路15はアドレス変化検出信号ATD及びセンスアンプイネーブル信号SEに基づいて、アドレスAddressのラッチタイミングを決める上述したラッチ制御信号LCを生成する。

【0073】すなわち、ラッチ制御信号LCは、アドレス変化検出信号ATDの立ち上がりエッジから、リフレッシュ動作中(すなわち、アドレス変化検出信号ATDが"L"レベルのとき)に生成されるセンスアンプイネーブル信号SEの立ち下がりエッジまでの期間中に

"H"レベルとなる。このため、アドレス変化検出信号 ATDが立ち上がった後にアドレスAddress が変化して 50 も、ラッチ制御信号LCが立ち下がるまでの間、ラッチ 2は内部アドレスLC_ADDの値を保持し続けるようにな る。

23

【0074】ロウ制御回路16はリフレッシュ制御信号REFA、リフレッシュ制御信号REFB、アドレス変化検出信号ATD及び書き込みイネーブル信号/WEに基づいて、ロウイネーブル信号RE、センスアンブイネーブル信号SE、ブリチャージイネーブル信号PEやよび制御信号CCを生成する。また、カラム制御回路17はこの制御信号CCに基づいてカラムイネーブル信号CEを生成する。

[0075] さらに詳述すると、読み出し又は書き込み時において、ロウ制御回路16はアドレス変化検出信号ATDのワンショットバルスの立ち上がりをトリガとしてロウイネーブル信号REに正のワンショットバルスを発生させる。またロウ制御回路16は、リフレッシュ制御信号REFAが"H"レベルの場合に、アドレス変化検出信号ATDのワンショットバルスの立ち下がりエッジをトリガとして、リフレッシュ動作に必要となる正のワンショットバルスをロウイネーブル信号REに発生させる。さらにロウ制御回路16は、リフレッシュ制御信20号REFBに供給される負のワンショットバルスを反転させて得た正のワンショットバルスをロウイネーブル信号REとして出力する。

【0076】また、ロウ制御回路16はロウイネーブル信号REを遅延させてセンスアンブイネーブル信号SE に正のワンショットパルスを生成するとともに、ロウイネーブル信号REに生じたワンショットパルスの立ち下がりをトリガとしてブリチャージイネーブル信号PEに正のワンショットパルスを発生させる。なお、これらセンスアンブイネーブル信号SE及びブリチャージイネーブル信号PEは通常の書き込み・読み出しの場合、リフレッシュの場合を問わず生成される。このほか、ロウ制御回路16はロウイネーブル信号REを遅延させて制御信号CCを出力する。

【0077】 この制御信号CCはリフレッシュの場合には生成されないため、制御信号CCから生成されるカラムイネーブル信号CEも通常の書き込み・読み出しの場合にだけ生成され、リフレッシュの場合には生成されない。次に、カラム制御回路17は制御信号CCをさらに遅延させて、これをカラムイネーブル信号CEとして出40力する。なお、ロウイネーブル信号REのワンショットバルスの幅はレイトライト、読み出し、リフレッシュがそれぞれ行われる時間を決定するものであるため、これらの動作のために必要十分なバルス幅が設定される。

生させてリフレッシュを起動する。これに対して同信号 が"L"レベルであれば、アドレス変化検出信号ATD にワンショットパルスが発生していても、ロウイネーブ ル信号REにワンショットパルスを発生させることはな い。ことで、本実施形態では、アドレス変化検出信号A TDの発生をトリガとするリフレッシュ動作として以下 の実現形態を前提に説明を行う。すなわち本実施形態で は、読み出し又は書き込みに伴うリフレッシュ動作が連 続する場合、これら各メモリサイクルでリフレッシュを 連続的に行ってゆくことで、メモリセル全体をリフレッ シュする。そして、全てのメモリセルをリフレッシュし た時点で、いったんリフレッシュを発生させない状態と する。その後、メモリセルのデータを保持できる限界の 状態(セルホールドリミット)に近づいたときにこれを 検出し、連続するメモリサイクルで継続的にリフレッシ ュを行ってゆく状態に再び移行する。

【0079】リフレッシュ制御信号REFAを立ち下げ る要因としては、外部からのアクセス要求に伴うリフレ ッシュによって1サイクル分のリフレッシュが完了した ものの、次のサイクルのリフレッシュを起動するにはま だ時間がある場合、あるいは、セルフリフレッシュを起 動させたためにこれが完了するまでは外部からのアクセ ス要求に伴うリフレッシュを行う必要がなくなった場合 である。ととで、リフレッシュ制御信号REFAを生成 するには、リフレッシュ制御回路5内部にリフレッシュ 制御信号REFAを保持するラッチ回路を設けて、リフ レッシュタイマの出力信号及びアドレス変化検出信号A TDによってこのラッチ回路のセット・リセットを制御 する構成などが考えられる。具体的には、リフレッシュ 動作が必要になる (セルホールドリミットの) 少し前の タイミングをリフレッシュタイマで生成し、その出力信 号に基づいてリフレッシュ制御回路5の内部でラッチ回 路のセット信号を生成してラッチ回路をセットし、リフ レッシュ制御信号REFAに"H"レベルを出力する。な お、セット信号を生成するタイミングはサイクルタイム の最大値を目安にして決めるようにする。その後、ロウ 制御回路16が、アドレス変化検出信号ATD、また は、リフレッシュ制御信号REFAに基づいて発生する リフレッシュ制御信号REFBをトリガとして、ワード 線単位でメモリセルのリフレッシュ動作を行ってゆく。 そして、全てのメモリセルのリフレッシュ動作が行われ たときに、リフレッシュ制御回路5内部でラッチ回路の リセット信号を生成してラッチ回路をリセットし、リフ レッシュ制御信号REFAに"し"レベルを出力する。な お、ラッチ回路のリセットは、最後のワード線をリフレ ッシュするリフレッシュサイクルで、リフレッシュ動作 の終わる時間に合わせて行えば良い。あるいは、リフレ ッシュ動作を完了させたときにロウ制御回路 16 がリフ レッシュ動作完了信号を生成するようにし、リフレッシ

ワード線に対するリフレッシュサイクルで受け取ったと きにラッチ回路をリセットするようにしても良い。ただ し、後述する図4の場合を考慮して、リフレッシュ制御 信号REFAを立ち上げたときから、この立ち上がりの のちに最初に行われるリフレッシュが終了するときまで の間に、アドレス変化検出信号ATDが発生する(図5 を参照)か書き込みイネーブル信号/WEが入力される かしていなければ、この最初のリフレッシュが終了した 後にラッチ回路をリセットする。一方、リフレッシュ制 御信号REFBはセルフリフレッシュのための信号であ 10 る。リフレッシュ制御信号REFBに負のワンショット パルスを与えることで、ロウイネーブル信号REへ強制 的にワンショットパルスを発生させてリフレッシュを起 動することができる。ここで、リフレッシュ制御信号R EFBを生成するには、リフレッシュ制御信号REFA を遅延させる遅延回路と負のワンショットパルスを発生 させるパルス発生回路とをリフレッシュ制御回路5内部 に設けて、パルス発生回路から負のワンショットパルス を発生させるタイミングを遅延回路で遅延させたリフレ ッシュ制御信号REFAとアドレス変化検出信号ATD 20 とで制御する構成などが考えられる。通常、リフレッシ ュ制御信号REFBは"H"レベルとなっている。との状 態でリフレッシュ制御信号REFAが立ち上げられて" H"レベルとなった場合に、このリフレッシュ制御信号 REFAの立ち上がりを遅延回路で所定時間遅延させ、 この遅延の間にアドレス変化検出信号ATDが発生しな かったときには、遅延されたリフレッシュ制御信号R E FAの立ち上がりでパルス発生回路を起動し、リフレッ シュ制御信号REFBに負のワンショットパルスを出力 させる。上記所定時間の遅延は、アドレス変化検出信号 30 ATDを発生させるトリガが外部から与えられないため にメモリセルのリフレッシュに要求されるリミットの時 間になってしまうまでを計測するためのものである。な お、本発明は上述したリフレッシュ動作の実現形態に限 定されるものではなく、例えば、メモリセルをワード線 毎に一定周期でリフレッシュするような形態としても良 い。この場合、リフレッシュ制御信号REFBを発生さ せる回路構成は上述したものと同じで良いが、リフレッ シュ制御信号REFAを発生させるための回路構成は例 えば次のようになる。まず、リフレッシュタイマはリフ レッシュを起動するためのトリガ信号を一定周期で発生 させる。次に、上記の場合と同様にして、リフレッシュ 制御回路5内部にラッチ回路を設け、リフレッシュタイ マの出力するトリガ信号に基づいて、リフレッシュ動作 が必要になる少し前のタイミングで発生させたセット信 号によりラッチ回路をセットしてリフレッシュ制御信号 REFAを"H"レベルにする。なお、この場合も、ラッ チ回路をセットするタイミングはサイクルタイムの最大 値を目安にして決定する。その後、アドレス変化検出信 号ATDまたはリフレッシュ制御信号REFBを受けた 50 の対極に印加される基準電圧(1/2 V c c) 。

25

ロウ制御回路16がメモリセルに対するリフレッシュ動 作を完了させるタイミングに合わせて、リフレッシュ制 御回路5は発生させたリセット信号でラッチ回路をリセ ットし、リフレッシュ制御信号REFAを"L"レベルと する。なお、この場合のラッチ回路のリセットは、ラッ チ回路をセットしたときから一定時間遅れたタイミング で行えば良い。あるいは、ロウ制御回路16がリフレッ シュ動作を完了させたときにリフレッシュ動作完了信号 を生成するようにして、リフレッシュ制御回路5がこの リフレッシュ動作完了信号を受け取ったときにラッチ回 路をリセットしても良い。ちなみにこの形態では、アド レス変化検出信号ATDをトリガとするリフレッシュ動 作が終了すると、各メモリサイクルでリフレッシュ制御 信号REFAが立ち下がるようになる。

【0080】なお、半導体記憶装置を立ち上げてから初 めて書き込み要求が与えられた場合には、直前の書き込 みが存在しない。したがって、当該書き込み要求のあっ たメモリサイクルでは、書き込みアドレス及び書き込み データの取り込みを行うだけであって、メモリセルアレ イ7へのレイトライトは行わない。 これを実現するため には、ロウ制御回路16の内部にフラグを設けて、チッ プセレクト信号/CSが有効な状態で書き込みイネーブ ル信号/WEが一度でも有効化されたかどうかをこのフ ラグで示すようにする。

【0081】そのために、ロウ制御回路16は半導体記 憶装置の立ち上げ時にフラグをオフに初期化しておき、 最初の書き込み要求が行われた時点でフラグをオンとす る。また、ロウ制御回路16は書き込み要求があった場 合 (書き込みイネーブル信号/WE= "L" レベルかつ チップセレクト信号/CS= "L" レベル) には、フラ グがオンになっている場合にだけロウイネーブル信号R Eにワンショットパルスを発生させる。これによって、 ロウ制御回路16及びカラム制御回路17は、書き込み に必要となる制御信号CC、センスアンプイネーブル信 号SE,カラムイネーブル信号CE,プリチャージイネ ーブル信号PEを発生させる。

[0082]次に、ブースト電源18はメモリセルアレ イ7内のワード線に印加される昇圧電位をロウデコーダ 8に供給する電源である。また、基板電圧発生回路19 はメモリセルアレイ7の各メモリセルが形成されたウェ ルまたは半導体基板に印加される基板電圧を発生させる 回路である。さらに、リファレンス電圧発生回路20は メモリセルアレイ7、センスアンプ・リセット回路10 内のセンスアンプやプリチャージ回路・イコライズ回路 が使用するリファレンス電圧(例えば電源電位の1/2 = 1 / 2 V c c) を発生させる。このリファレンス電圧 の用途は主に次の3種類(①~③)あるが、現在ではダ ミーセルを設けない③の使い方が主流である。

[0083] ① メモリセルを構成しているキャパシタ

② ダミーセルを設ける場合に、メモリセルからビット線対の一方のビット線上に読み出された電位とダミーセルから他方のビット線上に読み出された電位(1/2 V c c)からメモリセルの保持データが"0"/"1"何れであるかをセンスアンプが判定する際の参照電位。

③ ダミーセルを設けない場合に、ビット線対のプリチャージ・イコライズ電圧として使用される基準電圧。 Cの場合、一方のビット線にはメモリセルからの読み出し電圧が現れ、他方のビット線はセンス動作開始直前にプリチャージ電圧(1/2Vcc)となっている。

【0084】 ここで、リフレッシュ制御回路5,ブースト電源18,基板電圧発生回路19およびリファレンス電圧発生回路20にはパワーダウン制御信号 PowerDownが供給されている。このパワーダウン制御信号 PowerDownは半導体記憶装置をパワーダウン状態(スタンバイ状態)にするときのモードを半導体記憶装置外部から指定するための信号である。リフレッシュ制御回路5,ブースト電源18,基板電圧発生回路19およびリファレンス電圧発生回路20は、後述するように、パワーダウン制御信号 PowerDownに従ってそれぞれ自身に対する電源20供給を制御するようにしている。

【0085】本実施形態ではメモリセル自体がDRAM と同様のものであるため、SRAMのようにスタンバイ状態で単純に半導体記憶装置内の回路各部への電源供給を止めてしまうことはできない。スタンバイ状態であってもメモリセルのデータを保持するためにはリフレッシュ動作に必要となる回路へ電源を供給し続ける必要がある。つまり、本実施形態の半導体記憶装置はスタンバイ状態に関してはSRAMとの互換性を完全にとることはできない。しかしながら、その分本実施形態では、スタンバイ状態におけるモードを幾つか設けてSRAMとの互換性をできる限りとるとともに、既存の半導体記憶装置には存在しないようなモードも設けている。

【0086】すなわち、本実施形態ではリフレッシュ制御回路5、ブースト電源18、基板電圧発生回路19、リファレンス電圧発生回路20のうちの何れを動作させるかに応じて3種類のスタンバイモードを用意してある。本明細書ではこれらのスタンバイモードを便宜上スタンバイモード1~3と呼ぶことにする。スタンバイモード1は4種類の回路全てに電源を供給するモード、スタンバイモード2は4個の回路のうちリフレッシュ制御回路5だけ電源供給を止めてこれ以外の3種類の回路に電源を供給するモード、スタンバイモード3は4種類の回路全てに対する電源供給を止めるモードである。

【0087】なお以上のようなことから、パワーダウン制御信号PowerDown としては例えば、リフレッシュ制御回路5に電源を供給するための第1の電源供給線と、ブースト電源18,基板電圧発生回路19,リファレンス電圧発生回路20に電源を供給するための第2の電源供給線で構成すれば良い。

【0088】次に、各スタンバイモードについてさらに詳述すると、スタンバイモード1は通常のDRAMと同等の電源供給モードであって、3種類あるスタンバイモードの中では最も消費電流が大きい。しかし、この場合にはメモリセルのリフレッシュに必要な全ての回路へ電源が供給されたままになっている。このため、スタンバイ状態に移行する直前におけるメモリセルのデータが保持されているほか、半導体記憶装置をスタンバイ状態からアクティブ状態へ移行させるまでの時間が3種類のスタンバイモードの中では最も短い。なお、スタンバイモード1に設定するには第1の電源供給線及び第2の電源供給線の双方へ電源を供給すれば良い。

【0089】一方、スタンパイモード2はリフレッシュに必要とされる回路に対して電源が供給されないため、スタンパイ状態においてメモリセルのデータを保持しておくことはできないが、その分スタンパイモード1に比べて消費電流を低減させることができる。つまりこのモードは、スタンパイ状態でデータを保持しておくという既成概念から発想の転換を図ったものであって、スタンパイ状態からアクティブ状態に移行すれば、メモリセルアレイ全体に対して書き込みを行える状態になる。したがって、スタンパイモード2と次に述べるスタンパイモード3は半導体記憶装置をバッファとして使用する場合などに適したモードである。なお、スタンパイモード2に設定するには、第1の電源供給線に電源を供給しないようにしてリフレッシュ制御回路5への電源供給を停止させるようにする。

[0090]他方、スタンバイモード3はブースト電圧、基板電圧、リファレンス電圧を立ち上げる必要があるため、スタンバイ状態からアクティブ状態に移行するまでの時間が3種類あるスタンバイモードの中で最も長くなるが、その分、スタンバイモードにおける消費電流を最も小さくすることができる。なお、スタンバイモード1~3の何れの場合においても、上述した4種類以外の回路については必要な回路だけに電源を供給すれば良い

【0091】例えば、リフレッシュを行うだけであれば、アドレスバッファ1, ラッチ2, レジスタ回路3(ただし、アドレスレジスタを除く), ATD回路4, カラムデコーダ9, ヒット制御回路11, レジスタ回路12(ただし、データレジスタを除く), I/Oバッファ13, R/W制御回路14, ラッチ制御回路15, カラム制御回路17等は使われないので電源供給を停止しても構わない。なお、スタンバイモード3に設定するには、第1の電源供給線及び第2の電源供給線の何れにも電源を供給しないようにして、リフレッシュ制御回路5, ブースト電源18, 基板電圧発生回路19, リファレンス電圧発生回路20への電源供給をすべて停止させるようにする。

0 【0092】以上のようなスタンバイモードを設けるこ

とで、半導体記憶装置が適用される機器やその使用環境などに応じて、スタンバイ状態におけるデータ保持の要否,アクティブ状態への復帰時間、電流消費量などを半導体記憶装置外部からきめ細かく制御できるようになる。なお、パワーダウン制御信号PowerDown は必須の機能というわけではないことからこれを省略してしまっても良く、そうすることで汎用SRAMとI/Oピンの互換性を完全に保つことが可能となる。

29

【0093】〈動作の説明〉次に、図2に示すタイミングチャートを参照しながら上記構成による半導体記憶装 10 置の動作を説明する。上述したように、半導体記憶装置の立ち上げ後における最初の書き込みでは、その動作が2回目以降の書き込みのときとは異なる例外的なものになる。そこで以下では、少なくとも1回目の書き込みが行われていることを前提として、2回目以降の書き込みの場合の動作を中心に説明する。

【0094】すなわち、前提条件として図2に示したよりも以前のメモリサイクルにおいて、アドレス "Ax" に対するデータ "Qx" の書き込み要求があったものとする。これにより、当該メモリサイクルではアドレス "Ax"がレジスタ回路3内のアドレスレジスタに取り込まれるとともに、データ "Qx"がレジスタ回路12内のデータレジスタに取り込まれる。なお、アドレス "Ax", データ "Qx"がそれぞれレジスタ回路3,12に取り込まれるときの動作は、後述するように、アドレス "An", データ "Qn"がそれぞれレジスタ回路3,12に取り込まれるときの動作と全く同じである。

【0095】そして図2では、アドレス"An"に対する書き込みおよびアドレス"An+1"からの読み出し 30を続けて行う場合についてその動作タイミングを示してある。なお、リフレッシュアドレスRADDの値は書き込み前において"R1-1"になっているものとする。また、図2においてアドレス"An-1"は直前のメモリサイクルで与えられたアドレスである。仮にこの直前のメモリサイクルで書き込み要求が行われたのであればアドレス"An"=アドレス"Ax"であり、さもなくば直前の書き込み要求とアドレス"An"に対する書き込み要求との間に少なくとも読み出し要求が1回はあったことになる。 40

【0096】 このほかの前提条件として、ことではリフレッシュ制御信号REFA、REFBが何れも"H"レベルになっているとする。つまり、外部からの読み出し・書き込み要求に付随して半導体記憶装置内部でリフレッシュが行われるものとし、また、内部でセルフリフレッシュが起動される状況には至らないものとする。また、チップセレクト信号/CSは"L"レベルに固定されており、図1に示すチップが選択された状態にあるものとする。

【0097】(書き込み動作)まず時刻tlになると、

50

アドレスAddress がそれまでの値 "An-1" から "An" に変化し始める。とのとき、後述する説明から明らかなようにラッチ制御信号しては "L" レベル、かつ、制御信号LW1も "L" レベルである。とのため、アドレスAddress はアドレスバッファ1でバッファリングされ、ラッチ2をスルーで通過して内部アドレスLC_ADDとなり、さらに内部アドレスLC_ADDはレジスタ回路3をスルーで通過して内部アドレスL_ADD となる。

【0098】そして、ATD回路4は内部アドレスLCADDの変化からアドレスAddress が変化し始めたことを検知するようになる。なお、この時点からアドレススキュー期間(図2に示す時間TSKEWに相当)に入るため、汎用SRAMの場合と同じくこの時点でアドレスAddressの値が確定しているとは限らない。このため、時刻t1ではアドレスAddressをラッチ2に取り込むことはせず、この後に時間TSKEWが経過してアドレスAddressの値が"An"に確定した時点でラッチ2にアドレスAddressを保持させるようにしている。

【0099】との後、アドレススキュー期間内において書き込みイネーブル信号/WEに負のバルスが例えば時刻 t 2で入力される。R/W制御回路 1 4 は書き込みイネーブル信号/WEが立ち下がったことを受けて制御信号CWOを"L"レベルにするほか、制御信号LW1、LW2をともに"H"レベルにする。その結果、I/Oバッファ 1 3 はバス I/O上の書き込みデータをバスWRBX上に送出するようになる。もっともこの時点ではまだ書き込みデータの値が確定しているとは限らない。また、レジスタ回路 3 はアドレスレジスタに保持しているアドレス"Ax"を内部アドレスLADOとして出力するようになるほかレジスタ回路 1 2 はデータレジスタに保持しているデータ"Qx"をバスWRB上に出力するようになる。

【0100】次に、時刻t3になるとアドレスAddressの値が"An"に確定する。また、同時刻t3では、アドレスAddress(=内部アドレスLC_ADD)が変化し始めた時点(時刻t1)から時間TSKEWが経過しているため、ATD回路4はこの後の時刻t4になるとアドレス変化検出信号ATDに正のワンショットバルスを発生させる。そして、アドレス変化検出信号ATDが立ち上がったことを受けて、リフレッシュ制御回路5は書き込み後に引き続いて行われるリフレッシュ助作のために、リフレッシュアドレスR_ADDの値を"1"だけ増加させてその値を"R1"に更新する。

【0101】そして、アドレス変化検出信号ATDの立ち上がりを契機としてレイトライト動作が開始される。すなわち、マルチプレクサ6はアドレス変化検出信号ATDの立ち上がりを受けて内部アドレスLADD側を選択するようになる。このとき、レジスタ回路3は内部アドレスLADDとしてアドレスレジスタの保持するアドレス"Ax"を出力しており、マルチプレクサ6はこの値を

アドレスM_ADD としてロウデコーダ8に出力する。ま た、同じくアドレス変化検出信号ATDが立ち上がった ことで、ロウ制御回路 I 6 はロウイネーブル信号RE に 正のワンショットバルスを発生させる。とれによってロ ウデコーダ8はアドレス "Ax" に対応するワード線 (以下、書き込み対象のワード線を「書き込みワード 線」と呼ぶことがある)を活性化させる。

【O102】次に、ロウイネーブル信号REのワンショ ットパルスに対応して、ロウ制御回路16はセンスアン ブイネーブル信号SEに正のワンショットパルスを発生 10 させるほか、制御信号CCに正のワンショットパルスを 発生させてこれをカラム制御回路17に出力する。これ により、カラム制御回路 17はカラムイネーブル信号C Eに正のワンショットパルスを発生させる。こうしてカ ラムイネーブル信号CEが"H"レベルとなると、カラ ムデコーダ9は内部アドレスL_ADD (=アドレス"A x") に含まれた列アドレスをデコードし、この列アド レスに対応するカラム選択信号に正のワンショットパル スを発生させる。

【0103】この結果、センスアンプ・リセット回路1 0内のセンスアンブのうち、上記列アドレスに対応する センスアンプが選択されてバスWRBと接続される。以 上のの結果、時刻t4からはセンスアンプ・リセット回 路10内のセンスアンプを通じてアドレス"Ax"に対 応したメモリセルヘデータ "Qx"の書き込みが始ま る。この後に時刻 t 5 となると、アドレス "An" に対 する書き込みデータであるデータ "Qn" が供給される ようになり、当該データがバス【/〇に載せられて】/ Oバッファ13を通じてバスWRBX上に送出される。 もっともこのときバスWRBXはバスWRBに接続され 30 ていないため、この時点においてデータ"Qn"はメモ リセルアレイ7への書き込みには関係していない。

【0104】この後、ロウ制御回路16は書き込み動作 を終了させるために、ロウイネーブル信号REのワンシ ョットパルスを立ち下げる。これを受けて、ロウデコー ダ8はアドレス"Ax"に対応した書き込みワード線を 非活性化させる。次に、ロウ制御回路 1 6 はセンスアン プイネーブル信号SEを立ち下げてセンスアンプ・リセ ット回路10内のセンスアンプを通じた書き込み動作を 終了させる。次いで、ロウ制御回路16は制御信号CC を立ち下げ、この立ち下がりを受けたカラム制御回路1 7はカラムイネーブル信号CEを立ち下げる。

【0105】その結果、カラムデコーダ9はカラム選択 信号を無効化して、選択されていたセンスアンプ・リセ ット回路10内のセンスアンプとバスWRBとの間を切 り離す。次に、ロウ制御回路16はプリチャージイネー ブル信号PEを立ち上げ、これによってセンスアンプ・ リセット回路10内のプリチャージ回路は次のアクセス に備えてビット線をプリチャージする。次いで、ロウ制 からプリチャージイネーブル信号PEを立ち下げて、セ ンスアンプ・リセット回路10内のプリチャージ回路に よるビット線のプリチャージ動作を終了させる。

【0106】(書き込みに伴うリフレッシュ動作)次 に、時刻 t 6 になってアドレス変化検出信号ATDが立 ち下がると、リフレッシュ動作が開始される。すなわ ち、マルチプレクサ6はアドレス変化検出信号ATDが "L"レベルになったことでリフレッシュアドレスR_AD D 側を選択するようになり、アドレスM_ADD として"R 1"を出力する。また、アドレス変化検出信号ATDの 立ち下がりを受けて、ロウ制御回路16はロウイネーブ ル信号REに正のワンショットパルスを発生させる。と れによってロウデコーダ8はアドレスM_ADD の値 "R 1"に対応するワード線(以下、リフレッシュ対象のワ ード線を「リフレッシュワード線」と呼ぶことがある) を活性化させる。

【0107】その結果、メモリセルアレイ7ではリフレ ッシュワード線に接続されたメモリセルの保持データが ビット線上の電位として現れるようになる。との後、ロ ウ制御回路16がセンスアンプイネーブル信号SEに正 のワンショットパルスを生成すると、センスアンプ・リ セット回路10内のセンスアンプが活性化されて、リフ レッシュワード線に接続された各メモリセルのリフレッ シュが始まる。なお、リフレッシュ自体はDRAMで行 われているものと全く同じであって周知の技術事項であ るため、ととでは詳しく説明することはしない。

【0108】とうしてリフレッシュが行われている最中 の例えば時刻t7において、書き込みイネーブル信号/ WEが立ち上げられると、R/W制御回路14は制御信 号LW1, LW2をともに立ち下げる。この制御信号L ₩1の立ち下がりを受けて、レジスタ回路3は時刻 t 8 で内部アドレスLC_ADDの値"An"をアドレスレジスタ に取り込む。また、レジスタ回路12は制御信号LW2 の立ち下がりを受けて、同時刻 t 8 でバスWRBX上の データ "Qn" をデータレジスタに取り込む。これらレ ジスタに取り込まれたアドレス "An"及びデータ "Q n"は、次の書き込み要求が行われた時点のメモリサイ クルでレイトライト動作に使用されることになる。

【0109】この後、時刻t9になると書き込みのため のメモリサイクルが終了して読み出しのためのメモリサ イクルに移行する。もっとも、この時点ではレイトライ トに付随したリフレッシュ動作が引き続いて行われてい る状態である。一方、リフレッシュを開始(時刻 t 6) させてからリフレッシュに必要となる時間が経過する と、ロウ制御回路16はリフレッシュ動作を終了させる ためにロウィネーブル信号REを立ち下げる。これによ って、ロウデコーダ8はリフレッシュワード線を非活性 化させる。次に、ロウ制御回路16はセンスアンプイネ ーブル信号SEを立ち下げて、リフレッシュを終えたセ 御回路16はプリチャージ動作に必要な時間が経過して 50 ンスアンプ・リセット回路10内のセンスアンプを非活 性化させる。

【0110】とのとき、ラッチ制御回路15はセンスア ンプィネーブル信号SEが立ち下がったことを受けてラ ッチ制御信号LCを立ち下げる。なお、以上説明したこ とから分かるように、先に説明した書き込みの場合とは 異なり、リフレッシュの過程ではメモリセルのデータを 半導体記憶装置外部へ出力する必要がないことから、ロ ウイネーブル信号RE にワンショットパルスが生成され てもカラムイネーブル信号CEにはワンショットパルス を発生させない。したがって、カラムデコーダ9もカラ 10 ム選択信号を非活性状態のままとしている。

33

【0111】以上のようにしてリフレッシュ動作が完了 したならば、ロウ制御回路16は書き込みが終わったと きと同様にプリチャージイネーブル信号PEにワンショ ットパルスを発生させてビット線をプリチャージする。 そして、これまで述べた動作が遅くとも時刻t10(す なわち、書き込みサイクルに続く読み出しサイクルの開 始時点から時間TSKEWが経過したとき)までに行われ る。なお、リフレッシュ動作が次のメモリサイクルのア ドレススキュー期間終了まで延びても問題ないのは次の 20 ような理由からである。

【0112】すなわち、本実施形態ではアドレスAddres s が未確定の間はアドレス変化検出信号ATDのワンシ ョットパルスを発生させないことで、アドレススキュー 期間が終わるまで書き込み又は読み出し動作が始まらな いように制御している。また、この制御に対応させて、 アドレススキュー期間中は書き込み・読み出しアドレス に使用される内部アドレスL_ADD が直前のメモリサイク ルの値を保持するようにしている。

【0113】なお、図2において時刻t1~t9(実際 30 の動作は時刻 t 3~ t 10) が1メモリサイクルであっ て、図2ではサイクルタイムを「T cyc 」で示してあ る。また、時刻 t 7~ t 9の期間が先述したリカバリ時 間TWRに相当している。しかし本実施形態ではレイトラ イト後のプリチャージ動作がリフレッシュ動作前に完結 しているため、リカバリ時間TWRを確保しておく必要は ない。例えば、書き込みイネーブル信号/₩Eが時刻 t 9で立ち上がるようにしても良く、そうした場合にはリ カバリ時間TWRはゼロとなる。

る読み出しのためのメモリサイクルについて説明する。 まず時刻 t 9ではアドレスAddress の値が "An" から 変化し始める。との場合も時刻 t 10まではアドレスス キュー期間であることから、アドレスが"An+1"に 確定するまではアドレスAddress はラッチ2に取り込ま れない。また、読み出し要求が為される場合はアドレス スキュー期間で書き込みイネーブル信号/WEが立ち下 げられることはなく、その代わりに出力イネーブル信号 OEが有効化される。

ルからの読み出しに備えて制御信号CWOを"H"レベ ルとするほか、制御信号LW1, LW2を何れも"L" レベルのままとする。これによって 1/0バッファ 13 はバスWRBX上のデータをバスI/Oへ送出するよう になる。もっともこの時点ではまだアドレススキュー期 間であって、ヒット制御信号HEも直前のメモリサイク ルのままになっており、バスWRBX上にデータWRB 上のデータが読み出されるのか、データレジスタの保持 データが読み出されるのかは確定していない。

【0116】次に、アドレススキュー期間が終わって時 刻t10になると、アドレスAddress および内部アドレ スLC_ADDの値が "An+1" に確定する。このとき、制 御信号LW1は"L"レベルであるため、内部アドレス LC_ADDの値がそのまま内部アドレスL_ADD として出力さ れる。また、内部アドレスLC_ADDの値 "An+1" はア ドレスレジスタに保持されているアドレス "An"と一 致しないため、レジスタ回路3はヒット信号HITとし て"L"レベルを出力する。

【0117】次に、ATD回路4は時刻t11でアドレ ス変化検出信号ATDに正のワンショットパルスを発生 させ、これによって読み出し動作が開始される。そし て、リフレッシュ制御回路5はリフレッシュアドレスR_ ADD の値を "R 1" から "R 1 + 1" に更新する。ま た、ヒット制御回路11は同時刻t11でヒット信号H ITを取り込んでヒットイネーブル信号HEとして "し"レベルを出力する。これにより、レジスタ回路1 2はバスWRBとバスWRBXを接続するようになり、 センスアンプ・リセット回路10内のセンスアンプによ るセンス結果がI/Oバッファ13およびバスI/Oを 通じて半導体記憶装置外部に出力可能となる。

【0118】次に、マルチプレクサ6は内部アドレスし ADD 側を選択してアドレス "An+l"をアドレスM_AD D としてロウデコーダ8に出力する。同時に、ロウ制御 回路16はロウイネーブル信号REに正のワンショット バルスを発生させ、ロウデコーダ8はアドレス "An+ 1"に対応したワード線(以下、読み出し対象のワード 線を「読み出しワード線」と呼ぶことがある)を活性化 させる。との結果、読み出しワード線に接続されたメモ リセルの保持データがビット線上の電位として読み出さ 【0114】(読み出し動作)次に、時刻t9から始ま 40 れる。次に、ロウ制御回路16はセンスアンプイネーブ ル信号SE、制御信号CCにそれぞれ正のワンショット パルスを発生させる。

[0119]すると、カラム制御回路17はカラムイネ ーブル信号CEに正のワンショットパルスを発生させ、 カラムデコーダ9はアドレス "An+1"中の列アドレ スに対応したカラム選択信号を活性化させて、このカラ ム選択信号に対応したセンスアンプをバスWRBと接続 する。とのセンスアンプは読み出しワード線に接続され た各メモリセルのデータをセンスして"0"/"1"の 【0115】このため、R/W制御回路14はメモリセ 50 レベルまで増幅する。その結果、時刻t13になるとア

35

ドレス "An+1" に記憶されているデータ "Qn+ 1"がバスWR B上に現れるようになり、レジスタ回路 12, バスWRBX, I/Oバッファ13を通じてバス I/Oから外部に読み出される。

【0120】との後、読み出し動作を終了させるため に、ロウ制御回路16はロウイネーブル信号REを立ち 下げる。すると、書き込みの場合と同様にして、アドレ ス "An+1" に対応した読み出しワード線が非活性化 され、センスアンプイネーブル信号SEが"L"レベル になってセンスアンプ・リセット回路10内のセンスア 10 ンプがセンス動作を終了させる。また、カラム制御回路 17がカラムイネーブル信号CEを"L"レベルにする ことで、センスアンプとバスWRBとの間が切り離され る。次いで、ロウ制御回路16がプリチャージイネーブ ル信号PEにワンショットパルスを生成することでビッ ト線がプリチャージされる。

【0121】(読み出しに伴うリフレッシュ動作)一 方、時刻t 12ではアドレス変化検出信号ATDが立ち 下がって、読み出しに付随したリフレッシュ動作が開始 される。この場合、時刻t12~t15において為され 20 る動作は書き込みに付随するリフレッシュと同じであっ て、リフレッシュアドレスR_ADD として"R 1"ではな く "R1+1" が使用される点だけが異なっている。そ してリフレッシュ動作中に時刻t14となると、読み出 しのためのメモリサイクルが終了してこれに続く新たな メモリサイクルに移行し、リフレッシュ動作はこの新た なメモリサイクルでアドレススキュー期間が終了するま でに完了する。なお、時刻 t 9~ t 1 4 (実際の動作は 時刻 t 10~t 15) はやはり 1 メモリサイクルであっ て、サイクルタイムは「T cyc 」である。

【0122】以上のように本実施形態では、書き込み要 求に伴う書き込みイネーブル信号/₩Eをアドレススキ ュー期間内で立ち下げているため、アドレスが確定した 時点においてアクセスが書き込み/読み出し何れである かが確定している。しかも本実施形態ではレイトライト を行っているため、書き込みアドレスおよび書き込みデ ータは何れもアドレススキュー期間以前において既に確 定している。こうしたことから、アクセス要求が書き込 み/読み出しの何れであるかが確定した時点よりすぐに 書き込み動作又は読み出し動作を開始できる。また、上 述したように本実施形態では、従来例のようにリカバリ 時間TWRを確保しておく必要がない。

【0123】したがって、書き込み又は読み出しに要す る時間が最小限となって、1メモリサイクルの長さ(時 刻t3~t10あるいは時刻t10~t15)を最短に することができる。また、書き込み又は読み出しを行っ てからリフレッシュを実施しているため、第1の従来例 や第2の従来例のようにリフレッシュ後に読み出し又は 書き込みを行う場合に比べて、リフレッシュを行うのに 必要となる時間だけアクセス (読み出しの場合において 50 や容量にも依るが数m s ~数十m s 程度の所定時間内に

はアドレスアクセス時間TAA)を高速化することが可能

【0124】〈バイパスが行われる場合〉図2におい て、読み出しアドレスが "An+1" ではなく "An" である場合、アドレス"An"に対する書き込みデータ "Qn"が未だメモリセルアレイ7に反映されていな い。このため、以下に説明するようなバイバス動作が行 われる。そとで以下では上述した動作との相違点につい て説明する。この場合、図2に示す時刻t10になると アドレスAddress の値が "An" に確定して、内部アド レスLC_ADDにもとの値 "An"が出力される。

【0125】このとき、レジスタ回路3内のアドレスレ ジスタは "An" を保持しているため、レジスタ回路3 はヒット信号HITとして"H"レベルを出力するよう になる。この後、時刻 t 1 1 になってアドレス変化検出 信号ATDが立ち上がると、ヒット制御回路11はヒッ ト信号HITを取り込み、ヒットイネーブル信号HEと して"H"レベルを出力する。そしてこの場合は読み出 し動作であるため、R/W制御回路14は制御信号LW 2として"L"レベルを出力している。したがって、レ ジスタ回路12はデータレジスタに保持しているデータ "Qn"をバスWRBX上に出力するようになる。

【0126】との後は、読み出しアドレスが"An+ 1"のときに準じて、メモリセルアレイ7からアドレス "An" に記憶されているデータが読み出され、時刻 t 13になると当該データがバスWRB上に読み出されて くる。しかし、とのデータは書き込み前の古いデータで あることから、読み出しデータとして使用されずに廃棄 される。その代わりに、バスWRBX上に出力されてい るデータ "Qn" が I / Oバッファ 1 3, バス I / Oを 通じて半導体記憶装置外部に出力される。

[0127]なお、バイパス動作を行う場合にはメモリ セルアレイ7からの読み出しは必要ないことから、読み 出し動作を起動せずに消費電流を低減させることが考え られる。そのためには、ヒットイネーブル信号HEをロ ウ制御回路16にも供給する。そして、読み出し要求で あってアドレス変化検出信号ATDの立ち上がりタイミ ングでヒットイネーブル信号HEが "H" レベルであれ は、ロウ制御回路16およびカラム制御回路17は、ロ ウイネーブル信号REとこの信号から時系列的に生成さ れる各信号(センスアンプイネーブル信号SE,制御信 号CC、カラムイネーブル信号CE、カラム選択信号、 プリチャージイネーブル信号PE)を発生させないよう に制御する。

【0128】 (リフレッシュを伴わない書き込み・読み 出し〉図2では外部からのアクセスに付随して必ずリフ レッシュを行うものとしていた。しかし、1サイクル分 のリフレッシュ (全てのワード線について1回ずつリフ レッシュすることを指す)は、メモリセルアレイの構成 実施すれば良い。それには、アドレスAddressが変化する度に必ずリフレッシュする必要はなく、例えば数μs に1回リフレッシュを行えば良い。

37

【0129】つまり、所定のメモリサイクル毎に1回だけ間欠的にリフレッシュを行うようにすれば良い。あるいは、図2のように連続的にリフレッシュを行う場合であっても、1サイクル分のリフレッシュを実施したのであれば、次のサイクルのリフレッシュを開始するまではリフレッシュする必要がない。このように、リフレッシュを実施する必要が当面なくなった場合は、リフレッシュ制御信号REFAを立ち下げてリフレッシュを一時的に停止させれば良い。こうすることで、余分なリフレッシュが行われなくなって消費電力を削減できる。

【0130】図3はリフレッシュ制御回路5内のリフレ ッシュタイマの制御によってリフレッシュを一時的に行 わないようにした場合の動作タイミングチャートを示し ている。上述したように、図2の場合にはリフレッシュ 制御信号REFAを"H"レベルのままにしていた。と れに対して、図3の場合には先行するメモリサイクル中 に実施されたリフレッシュによって1サイクル分のリフ 20 レッシュが完了したため、リフレッシュ制御回路5が時 刻t Oでリフレッシュ制御信号REFAを立ち下げてい る。つまり図3では、アドレス変化検出信号ATDの発 生をトリガとしたリフレッシュ動作を各メモリサイクル で連続的に行う状態から、こうしたリフレッシュ動作を 行わない状態へ移行する切り替わりのタイミングを示し てある。なおこのときリフレッシュ制御信号REFBは 図2の場合と同様に"H"レベルのままであるため、図 3では特に図示していない。

【0131】 CCで、時刻t1~t6における動作は図 302の場合と全く同じである。そして時刻t6になるとアドレス変化検出信号ATDが立ち下がるが、このときにはリフレッシュ制御信号REFAが"L"レベルとなっているため、ロウ制御回路16はロウイネーブル信号REをおよびこれに対応したセンスアンプイネーブル信号SE及びプリチャージイネーブル信号PEを発生させず、リフレッシュは行われなくなる。また、リフレッシュ制御回路5内のアドレスカウンタは、リフレッシュ制御信号REFAが"L"レベルとなったことでカウント動作を停止させるため、リフレッシュアドレスRADOの値は 40 "R1-1"のままになる。

る。とうしてリフレッシュ動作が再開されたときにもリフレッシュカウンタはリセットされず、それまでリフレッシュカウンタに保持されている値に対してインクリメント動作が行われる。つまり、例えばセルフリフレッシュ動作がリフレッシュサイクル(すなわち、全ワード線をリフレッシュするサイクル)途中で中断してもリフレッシュカウンタがリセットされることはなく、次のリフレッシュ(読み出し又は書き込みに伴うリフレッシュ、セルフリフレッシュのいずれであっても良い。)動作が再開されたときに、リフレッシュカウンタに残っている値がインクリメントされる。

【0133】〈セルフリフレッシュ〉次に、半導体記憶装置外部からのアクセス要求が所定のリフレッシュ時間にわたって無いために、リフレッシュタイマによるセルフリフレッシュが行われるときの動作について説明する。上述したように、本実施形態では外部からのアクセス要求に伴ってアドレス変化があったときに当該アクセス要求に対応する書き込み又は読み出しを行った後にリフレッシュを行うようにしている。

【0134】しかし、外部からのアクセス要求が長時間発生しないことも考えられるため、アクセス要求に付随してリフレッシュするだけではメモリセルアレイ7のデータを保持し続けることができない。そこで本実施形態では、リフレッシュ制御回路5内のリフレッシュタイマを用いて、外部からのアクセス要求が最後にあった時点から上記リフレッシュ時間が経過した時点でセルフリフレッシュを起動するようにしている。

【0135】図4はこのときの動作タイミングを示したものである。同図の時刻t9~t15は、外部からの読み出し要求による読み出しとこれに付随するリフレッシュであって、図2に示したのと全く同じ動作である。なお、時刻t11でアドレス変化検出信号ATDにワンショットバルスが生成された時点で、リフレッシュ制御回路5はリフレッシュタイマをリセットしてリフレッシュ時間の計時を最初から行うようにする。そして、時刻t12からのリフレッシュを最後に1サイクル分のリフレッシュが終了するものとした場合、図3のときと同様にしてリフレッシュ制御信号REFAが時刻t21で立ち下げられる。

【0136】との後、次のサイクルのリフレッシュを開始させるタイミングになると、リフレッシュ制御回路5は時刻 t 22でリフレッシュ制御信号REFAを立ち上げる。とのため、外部からのアクセス要求があったときにリフレッシュが可能な状態に遷移するが、こうした状態にも拘わらずアクセス要求の無い状態が継続すると、リフレッシュ制御回路5はリフレッシュ制御信号REFAを上記遅延回路で遅延させた信号の立ち上がりをトリガとして上記パルス発生回路を起動させ、時刻 t 23でリフレッシュ制御信号REFBに負のワンショットパルスを発生させる。

【0137】 Cれにより、ロウ制御回路16はロウイネーブル信号REにワンショットパルスを発生させてリフレッシュを行わせる。このとき、マルチプレクサ6はリフレッシュ制御信号REFBが"L"レベルとなったことからリフレッシュアドレスRADD側を選択するようになり、アドレスMADDとして"R1+1"を出力する。なお、このときに行われるリフレッシュ動作は図2に示した動作と全く同様である。

39

【0138】との後、リフレッシュ制御回路5は時刻 t 24でリフレッシュ制御信号REFBを立ち上げてリフ 10 レッシュ動作を終了させる。このとき、マルチプレクサ 6はリフレッシュ制御信号REFBの立ち上がりを受け て内部アドレスL_ADD 側を選択するようになる。またリ フレッシュ制御回路5は、時刻 t 25でリフレッシュア ドレスR_ADD を "R 1 + 2" に更新する。なお、この場 合はリフレッシュ制御信号REFAが時刻t22で立ち 上げられてからアドレス変化検出信号ATDが発生して いないため、アドレス変化に伴うリフレッシュ動作を連 続して行う状態には移行しない。したがって、リフレッ シュ制御回路5はリフレッシュ制御信号REFCの立ち 20 下がりエッジをトリガとして時刻t26でリフレッシュ 制御信号REFAを立ち下げて、これ以後も引き続いて リフレッシュタイマでリフレッシュ動作をコントロール する状態にする。

【0139】 ととで、リフレッシュタイマがリフレッシ ュ時間を計時している間に半導体記憶装置外部からアク セス要求があると、その動作は図5に示したタイミング チャートのようになる。すなわち、時刻t31でアドレ スAddress が変化し始め、時刻 t 32になってその値が "An+2" に確定すると、時刻 t 3 3 で AT D 回路 4 はアドレス変化検出信号ATDにワンショットパルスを 発生させる。すると、リフレッシュ制御回路5は図4の ときのようにリフレッシュ制御信号REFBを立ち下げ ることなく "H" レベルのまま維持する。このため、時 刻t33以降においては、時刻t11~t15と同様に して、アドレス"An+2"からの読み出しとアドレス "R1+2" に関するリフレッシュが行われる。その結 果、時刻t35になるとバスWRBX上にアドレス"A n+2" に記憶されているデータ "Qn+2" が出力さ れるようになる。なお、図5ではセルホールドリミット のタイミングに近づいて時刻t22でリフレッシュ制御 信号REFAが立ち上げられたことを想定しており、こ の後に連続するメモリサイクルでアドレス変換検出信号 ATDが順次生成されて、リフレッシュを連続的に行っ てゆくことになることから、リフレッシュ制御信号RE FAを"H"レベルのまま維持している。

【0140】〈変形例〉

(1)上述した説明では、レイトライトを次の書き込み WEがアドレススキュー期間よりも後で有効化された場要求が為されるメモリサイクルで行うようにしていた。 合であっても、その後のレイトライト動作およびリフレ このようにしている理由は、レイトライトを確実に実施 50 ッシュ動作に要する時間が短いのであれば、上述した条

できるのは次に書き込み要求があったメモリサイクルだからである。いま、次の書き込み要求までの間に空き時間を利用してレイトライトを行うものとする。この場合において、レイトライトを行っている最中に読み出し要求が与えられても、レイトライトが完了するまでは読み出し動作の開始を遅らせねばならない。したがって、アドレススキュー期間の経過後にすぐ読み出し動作を開始させた場合に比べて、読み出しデータの得られるのが遅くなってしまう。

[0141]とは言え、レイトライトに必要な時間だけ読み出し要求が入力されないことを保証できる期間があれば、そうした期間内でレイトライトを実施しても良い。したがって、レイトライトを行うタイミングは必ずしも次の書き込み要求があった時点に限定されるわけではない。こうした期間として、チップセレクト信号/CS(或いは、汎用SRAMのチップイネーブル信号に相当する信号)が無効化されており、チップそのものが非選択状態(或いは、非活性化状態)となっている場合が考えられる。そのためには、チップセレクト信号/CS又はチップイネーブル信号をいったん無効化した場合は、少なくともレイトライトに必要な時間をおいてからてれらの信号を有効化するように、半導体記憶装置の仕様を取り決めておけば良い。

【0142】(2)上述した説明では、書き込み又は読み出しに伴ってリフレッシュを1回だけ行うようにしている。しかし、本実施形態では書き込み又は読み出しを行ったのちにリフレッシュを行っている。このため、1メモリサイクルがこれまでに説明した場合に比べて長く設定されているのであれば、1メモリサイクルに収まる範囲内で複数回のリフレッシュを行うようにしても良い。これにより、一般のSRAMのように、ライトバルス時間TWPの上限値やサイクルタイムTcycの上限値を規定する必要がなくなる。この理由については後に詳しく説明する。

(3)また、上述したようにチップが非選択状態になっていて外部からアクセス要求が無いのであれば、その空き時間を利用して1回ないし複数回のリフレッシュを行うようにしても良い。また、上記変形例(1)で述べたように、チップが非選択状態になった時点でレイトライトを行うのであれば、レイトライトとともにリフレッシュを実施すれば良い。その際、上記変形例(2)で述べたように複数回のリフレッシュを行うようにしても良い。

【0143】(4)上述した説明では、書き込みイネーブル信号/WEをアドレススキュー期間内に立ち下げるという条件を課していた。しかしこうした条件は必須というわけではない。例えば、書き込みイネーブル信号/WEがアドレススキュー期間よりも後で有効化された場合であっても、その後のレイトライト動作およびリフレッシュ動作に要する時間が短いのであれば、上述した条

件を厳格に課する必要性はない。こうした場合には、時間TSKEWの値をスキューの最大値よりも大きく設定するようにして、書き込みイネーブル信号/WEを立ち下げるタイミングまでアドレススキュー期間を延ばすようにすれば良い。

【0144】(5)上述した説明では、レイトライト制御にあたって制御信号LW1、LW2を同じタイミングで駆動していた。したがって、これら両制御信号を一本化してしまっても良い。ただ、例えば書き込みアドレスをアドレスレジスタに取り込むのは、アドレススキュー10期間が経過した時点から書き込みイネーブル信号/WEが立ち上がるまでの期間内であればいつでも良い。したがって、例えば制御信号LW1を立ち上げるタイミングをアドレススキュー期間経過後とし、この立ち上がりに同期して書き込みアドレスをアドレスレジスタに取り込んでも良い。

【0145】〈ライトバルス時間TWP及びサイクルタイムT cycについて〉一般に、リフレッシュを必要としないSRAMの場合、ライトバルス時間TWP及びサイクルタイムT cycの上限値についてタイミング仕様上の規定がない。ここで、ライトバルス時間TWPは、データの書き込みを行う際に書き込みイネーブル信号/WEが

"L"レベルとなる期間を規定し、この期間にワード線が選択されてメモリセルにデータが書き込まれる。また、サイクルタイムT cyc は、データの読み出し又は書き込みを行う際にアドレスが指定されるべき期間を規定する。

【0146】リフレッシュを必要としない通常のSRAMでは、そのタイミング仕様上、ライトパルス時間TWPおよびサイクルタイムTcyc については下限値のみが規 30定されており、その上限値については特に規定されていない。従って、SRAMのユーザは、その下限値さえ満足すれば、ライトパルス時間TWPおよびサイクルタイムTcyc を任意に設定することができる。これに対し、DRAMと同様のメモリセルでデータを保持する本実施の形態に係る疑似SRAMでは、レイトライトによらない場合、リフレッシュ上の制約からライトパルス時間TWPおよびサイクルタイムTcyc の上限値が必要となる。

【0147】即ち、本実施の形態において、一般の疑似 SRAMと同様のライト方式を採用した場合、ワード線 40 が選択状態とされる期間がライトパルス時間 TWPで規定 されることとなる。そして、このライトパルス時間 TWP で規定される期間においては、ビット線上でのデータの競合を避ける必要上、他のワード線の選択が一切禁止され、リフレッシュも禁止される。従って、ライトパルス時間 TWPが無制限に長くなると、リフレッシュが行われない期間も長くなり、メモリセルに保持されたデータが消失してしまうため、ライトパルス時間 TWPに上限値が必要となる。

【0148】また、本実施の形態では、アドレスが切り 50 クリメントされる。

替わると、読み出し又は書き込みに付随してリフレッシュが行われるが、サイクルタイムTcyc が長くなると、アドレスが切り替わるまでの期間も長くなり、リフレッシュの間隔も長くなる。従って、サイクルタイムTcyc が無制限に長くなると、リフレッシュが行われない期間も長くなり、メモリセルに保持されたデータが消失してしまうため、サイクルタイムTcyc にも上限値が必要となる。しかしながら、本実施の形態に係るレイトライト方式によれば、上述のようなライトバルス時間TWPやサイクルタイムTcyc の上限値が不要となり、タイミング仕様上の制約を緩和することができる。

【0149】以下、ライトパルス時間TWPおよびサイクルタイムT cyc の上限値が不要となることの理由を詳細に説明する。先ず、図6に示すタイミングチャートを参照して、ライトパルス時間TWPの上限値が不要となることの理由を説明する。時刻 t80においてアドレスAddressが「An+1」に切り替わり、時刻 t81において書き込みイネーブル信号/WEが"L"レベルに変化すると、レイトライトとリフレッシュが順次行われる。即ち、時刻 t82から時刻 t83にかけてワード線WLが選択され、レイトライトが行われる。即ち、アクセスアドレスAn+1に対する書き込みサイクル内において、このアクセスアドレスAn+1で指定されるメモリセルアレイ上のワード線が一時的に選択されてレイトライトが行われる。

【0150】そして、このレイトライト(書き込み)に付随して、時刻 t 8 4 から時刻 t 8 5 にかけてリフレッシュアドレス「R 1 + 1」で指定されるワード線が一時的に選択され、このリフレッシュアドレスに対するリフレッシュが行われる。このリフレッシュが終了すると、リフレッシュタイマーが起動して計時が開始される。この計時は、最後のリフレッシュが行われてからの経過時間を把握し、セルフリフレッシュすべきタイミングを得るために行われる。

[0151] とこで、ライトバルス時間TWPが長く設定され、書き込みイネーブル信号/WEが長期間にわたって"L"レベルに維持された場合を考える。この場合、時刻 t 8 7 において、上述のリフレッシュタイマーの値が、リフレッシュ制御信号REFBが生成され、時刻 t 8 8 にかけてリフレッシュが行われる。即ち、上述の書き込みに付随するリフレッシュが行われてから所定の時間が経過した後に、メモリセルアレイのリフレッシュが自発的に行われる。この例では、時刻 t 8 7 以前の時刻 t 8 6 において、リフレッシュアドレスRADD が「R1+2」に切り替わっているので、時刻 t 8 7 ではリフレッシュアドレス「R1+2」に対するリフレッシュが行われる。なお、リフレッシュアドレスは、セルフリフレッシュのタイミングと整合がとられて適切な周期でイン

【0152】このように、レイトライト方式を採用した ことにより、データを書き込むためには、ワード線が一 時的にしか選択されず、書き込みサイクル内の他の期間 は、データの書き込みが行われない期間となる。従っ て、ライトパルス時間TWPで規定される期間であって も、自発的なリフレッシュ(セルフリフレッシュ)を有 効に機能させることができ、ライトパルス時間TWPを無 制限に長くしても、メモリセルのデータを保持すること が可能となる。よって、通常のSRAMのように、ライ トバルス時間TWPの上限を規定する必要がなくなり、タ 10 イミング仕様上の制約を緩和することができる。

43

【0153】次に、図7に示すタイミングチャートを参 照して、サイクルタイムT cyc の上限値が不要となるこ との理由を詳細に説明する。時刻t90においてアドレ スAddress が「An+1」に切り替わると、時刻t92 から時刻t93にかけてワード線WLが一時的に選択さ れ、通常のリードが行われる。即ち、アクセスアドレス An+1に対する読み出しサイクル内において、このア クセスアドレスAn+1で指定されるメモリセルアレイ 上のワード線が一時的に選択されてリードが行われる。 とのリードに付随して、時刻t94から時刻t95にか けてリフレッシュアドレス「R1+1」で指定されるワ ード線が選択されてリフレッシュが行われる。このリフ レッシュが終了すると、セルフリフレッシュすべきタイ ミングを得るために、リフレッシュタイマーが起動す る。

【0154】ととで、サイクルタイムTcycが長く設定 され、リードサイクルが長期間にわたって継続した場合 を考える。この場合、時刻 t 9 7 において、上述のリフ レッシュタイマーの値が、リフレッシュすべきタイミン グを与える値に達すると、上述のライトパルスTWPの場 合と同様にリフレッシュ制御信号REFBが生成され、 時刻t98にかけてリフレッシュアドレス「R1+2」 に対するリフレッシュが行われる。即ち、上述の読み出 しサイクルに付随するリフレッシュが行われてから所定 の時間が経過した後に、メモリセルアレイのリフレッシ ュが自発的に行われる。

【0155】図7に示す例では、読み出し(リード)を 行う場合を説明したが、レイトライトを行う場合のサイ クルタイムTcvc を長くしたとしても、同様に適切なタ イミングでセルフリフレッシュが行われる。従って、サ イクルタイムTcyc を無制限に長くしても、メモリセル のデータを保持することが可能となり、よって、通常の SRAMのように、サイクルタイムTcyc の上限を規定 する必要がなく、タイミング仕様上の制約を緩和すると とができる。

【0156】 [第2実施形態] 第1実施形態では、1メ モリサイクル (サイクルタイム T cyc) の中でレイトラ イト及びリフレッシュ又は読み出し及びリフレッシュを 行っていた。一方、本実施形態では、例えば連続する2 50 の動作と全く同様であって、アドレススキュー期間後に

メモリサイクルにおいて2回のアクセス(レイトライト 又は読出) および1回のリフレッシュを行うことで、第 1 実施形態よりもサイクルタイムを短縮して高速化を図 っている。

【0157】図8は本実施形態による半導体記憶装置の 構成を示すブロック図であって、図1と同じ構成要素に ついては同一の符号を付してある。図1との相違点は、 ATD回路4の代わりにATD回路24を設けて、との ATD回路24ヘリフレッシュ制御信号REFA, RE FBをさらに入力していることにある。以下に述べるよ うに、本実施形態ではアドレス変化検出信号ATDの生 成タイミングが第1実施形態と若干異なっている。

【0158】すなわち、第1実施形態ではアドレスAddr ess が変化し初めた時点からアドレススキュー期間が経 過したときに、ATD回路4がアドレス変化検出信号A TDに正のワンショットパルスを発生させていた。これ に対し、本実施形態ではサイクルタイムを短くしている ために、リフレッシュが行われるメモリサイクルの中で はリフレッシュが完了しない。そこでこのメモリサイク ルに続くメモリサイクルでは、直前のメモリサイクルで 開始されたリフレッシュが終了するまで読み出し動作又 はレイトライト動作の開始を遅らせている。

【0159】そのために、ATD回路24はリフレッシ ュ制御信号REFA, REFBに基づいてリフレッシュ が行われたことを検出できるようにしている。そして直 前のメモリサイクルでリフレッシュが行われたことを検 出した場合、ATD回路24は後続のメモリサイクルで 読み出し又はレイトライトの開始を遅延させる分だけワ ンショットバルスの発生を遅らせている。なお、直前の メモリサイクルでリフレッシュが検出されなかった場 合、ATD回路24は第1実施形態と同様にアドレスス キュー期間が経過した時点からワンショットパルスを発 生させる。

[0160] 図9は本実施形態による半導体記憶装置の 動作を示したタイミングチャートである。同図は第1実 施形態で参照した図2の動作タイミングに準じているた め、図2と同じ時刻については同一の符号を付してあ る。本実施形態では読み出し、レイトライト、リフレッ シュに要する時間をいずれも図2に合わせてある。一 方、本実施形態では図2のようにリフレッシュを毎サイ クル行うのではなく、複数のメモリサイクル(図9に示 した例では2メモリサイクル)に1回だけリフレッシュ を行うようにしている。また、本実施形態ではサイクル タイム (図9中のT cycs) を図2に示したサイクルタイ ムT cyc よりも短く設定している(すなわち、T cycs< Tcvc)。このため、本実施形態では、読み出し及びリ フレッシュ又はレイトライト及びリフレッシュが1メモ リサイクルに収まらなくなっている。

【0161】まず、時刻t1~t6における動作は図2

20

45

レイトライトが行われる。次に、図2の時刻 t 9 よりも 早い時刻t9aでアドレスAddress が変化を開始し、図 2の時刻 t 10よりも早い時刻 t 10 a でアドレススキ ュー期間が終了してアドレスAddress が "An+1" に 確定する。しかし、本実施形態では図2の場合よりもサ イクルタイムが短くなっているため、この時点ではレイ トライトに続くリフレッシュがまだ行われている最中で

【0162】このためATD回路24は、アドレス変化 検出信号ATDにワンショットパルスを発生させるタイ 10 ミングを図2のように時刻 t 11 (図中の破線を参照) ではなく、リフレッシュが終了する時点まで遅らせてい る。これにより、次の読み出し動作の開始が遅延され て、リフレッシュと読み出しとの競合を回避することが できる。この後にリフレッシュが終了して時刻t11a になると、ATD回路24はアドレス変化検出信号AT Dに正のワンショットバルスを発生させて、アドレス "An+1"の読み出し動作を開始させる。なお、この メモリサイクルでは読み出しに引き続いてリフレッシュ は行われない。

【0163】この後、図2の時刻 t 14よりも早い時刻 t 1 4 a でアドレスAddress が変化を開始し、図2の時 刻 t 12よりも遅い時刻 t 12 a でワンショットパルス が立ち下がる。次に、図2の時刻 t 15よりも早い時刻 t 15 a でアドレススキュー期間が終了する。この時点 では直前のメモリサイクルでリフレッシュが行われてい ないため、ATD回路24は時刻t15aの直後の時刻 t39でアドレス変化検出信号ATDにワンショットバ ルスを発生させて、アドレス"An+2"に対するアク セスを開始させる。

【0164】以上のように本実施形態では、時刻tl~ t14a (実際の動作は時刻t3~t15a) に対応す る2メモリサイクルでリフレッシュを1回だけ行うこと で、第1実施形態に比べてサイクルタイムを短縮して高 速化を図ることが可能となる。なお、アドレス"An" とアドレス "An+1" とでアドレスアクセス時間TAA を比較すると、ワンショットパルスの発生を遅らせた分 (時刻tll~tlla) だけアドレス "An+l" の アドレスアクセス時間TAAが大きくなるが、アドレスア クセス時間TAAを短縮するよりもサイクルタイムの短縮 40 を優先させたい場合には、第1実施形態よりも本実施形 態の方が適している。

【0165】なお、上述した説明では読み出しを遅らせ る場合について説明したが、読み出しではなくレイトラ イトであっても全く同様である。また、図9ではアドレ ススキュー期間の終了する時刻 t 15 a までにアドレス "An+1"の読み出しが完了していたが、この読み出 し動作が時刻 t 15 a 以降になる場合も考えられる。 そ うした場合には、アドレス "An+1" の読み出し動作 が終了するまで、アドレス"An+2"以降のメモリサ 50 号CWOを"L"レベルにしている。

イクルでもアドレス変化検出信号ATDの発生タイミン グを遅らせてアクセス (レイトライト又は読み出し) の 開始を遅延させれば良い。したがってこの場合には、3 メモリサイクル以上に1回リフレッシュを行うことにな

【0166】 (第3実施形態) 上述した第1実施形態や 第2実施形態ではレイトライトを行うことによってメモ リサイクルの短縮化を図っていた。これに対して本実施 形態では、第1実施形態等で課した条件に加えてさらに 次のような条件を課している。それによって、第1実施 形態等のようにレイトライトを行うことなく、書き込み 要求のあったメモリサイクル内でメモリセルに対する本 来の書き込みを行いながら、第1実施形態等と同様にメ モリサイクルを短縮できるなどの効果が得られる。

【0167】すなわち、第1実施形態等では書き込みデ ータが書き込みイネーブル信号/WEの立ち下がりより も遅れてアドレススキュー期間後に確定する場合を考慮 していた。一方、本実施形態では書き込みイネーブル信 号/WEのみならず書き込みデータもアドレススキュー 期間内で確定するように、半導体記憶装置の仕様を取り 決めてある。こうすることで、レイトライトを行った場 合と同様にアドレススキュー期間後すぐに書き込みデー タをメモリセルへ供給することが可能となり、敢えてレ イトライトを行う必要がなくなる。

【0168】図10は本実施形態による半導体記憶装置 の構成を示したブロック図であって、図1に示したもの と同じ構成要素については同一の符号を付してある。図 1との相違点はレジスタ回路3,ヒット制御回路11, レジスタ回路12が不要となることである。このため、 ラッチ2の出力が内部アドレスL_ADD としてATD回路 4, マルチプレクサ6, カラムデコーダ9に供給されて いる。また、R/W制御回路64は図1に示したR/W 制御回路14とほぼ同様の構成であって、制御信号LW 1, LW2を生成するための論理が入っていない点にお いてR/W制御回路14と相違している。このほかの相 違点として、センスアンプ・リセット回路10とI/O バッファ13の間がバスWRBによって直接接続されて いる。

【0169】次に、図11のタイミングチャートを参照 して上記構成による半導体記憶装置の動作を説明する。 図11に例示した動作タイミングは図2に示した動作タ イミングを基本としていることから、ここでは図2の動 作との相違点についてのみ説明する。なお、本実施形態 は図2に限らず第1実施形態で説明した全ての場合につ いて適用可能である。さて、本実施形態ではアドレス "An" に書き込むべきデータ "Qn" がアドレススキ ュー期間内の例えば時刻 t 2 a で与えられる。 ここで本 実施形態でも、第1実施形態と同様に書き込みイネーブ ル信号/WEが立ち下がった時点(時刻t2)で制御信

【0170】とのため、バスI/O上に供給された書き 込みデータ "Qn" は、I/Oバッファ13を介してバ スWRBに送出される。また、本実施形態ではラッチ2 の出力がそのまま内部アドレスL ADD としてマルチプレ クサ6に供給されるため、時刻t3で確定したアドレス Address の値 "An"がアドレスM_ADD としてロウデコ ーダ8に供給される。したがって、時刻 t 4 でアドレス 変化検出信号ATDが立ち上がったときから、アドレス "An"に対してデータ"Qn"を通常の書き込み動作 (ノーマルライト;図中、「Normal Write」)に従って 10 書き込むことが可能となる。

47

【0171】以上のように本実施形態によれば、第1実 施形態のようにレジスタ回路3, レジスタ回路11, ヒ ット制御回路12が不要であるとともに、R/W制御回 路64で制御信号LW1, LW2を生成する必要がない ため、回路構成を小規模かつ簡単化することが可能であ る。なお、上述した説明では書き込みイネーブル信号/ WEを立ち下げてから書き込みデータが確定するものと した。しかし、書き込みデータはアドレススキュー期間 内に確定すれば良く、書き込みイネーブル信号/WEの 20 立ち下がりと書き込みデータの確定のタイミングはアド レススキュー期間内であれば任意であって良い。また、 本実施形態では書き込みイネーブル信号/WEの立ち上 がり(時刻 t 7) で書き込みアドレス及び書き込みデー タを取り込む必要はないことから、書き込みアドレス "An" および書き込みデータ "Qn" はノーマルライ トに必要な時間だけ保証されていれば良い。

【0172】 (第4実施形態) 本実施形態は汎用のDR AMなどで採用されているページモードと同様の機能を 実現するものである。図12は本実施形態による半導体 30 記憶装置の構成を示したブロック図であって、図1に示 したものと同じ構成要素および信号名については同一の 符号を付してある。本実施形態では、第1実施形態で説 明したアドレスAddress を上位ビット側のアドレスUAdd ressと下位ビット側のアドレス PageAddress に分割する ことによって、アドレスUAddressを同じくするビットに ついてはアドレスPageAddress を変えるだけで連続して データを入出力可能としている。

【0173】例えば、本実施形態ではアドレスPageAddr ess を2ビット幅としているため、アドレスPageAddres 40 s を "00" B~ "11" B (ここで「B」は2進数を 意味する)の範囲内で可変させることで、連続する4ア ドレス分のデータを連続的にアクセス可能である。な お、アドレスPageAddress の幅は2ビットに限定される ものではなく、「2ビット」~「アドレスAddress に含 まれる列アドレスのビット数」の範囲内であれば任意の ビット数であって良い。また本実施形態では、アドレス PageAddress で4ビットのデータを選択可能としたこと に伴って、図1に示したバスWRBの代わりに4組のバ スWRBi (ここでは $i=0\sim3$)を設けてある。この 50 A3上に読み出されたデータを同時に取り込むようにし

ため、アドレスPageAddress の値が"00"B~"1 1" Bであるときに、これらアドレスで指定されるメモ リセルの各ピットデータはそれぞれバスWRBO~WR B3を通じて入出力されることになる。

【0174】次に、アドレスバッファ141, ラッチ1 42、ATD回路143、カラムデコーダ148、セン スアンプ・リセット回路149は図1に示したアドレス バッファ1, ラッチ2, ATD回路4, カラムデコーダ 9, センスアンプ・リセット回路10と同様の構成であ る。本実施形態では、第1実施形態におけるアドレスAd dress の代わりにアドレスUAddressを用いているため、 これらアドレスのビット幅に違いがある分だけこれら回 路の構成が異なっている。ただし、センスアンプ・リセ ット回路149はさらに若干の相違点がある。

【0175】すなわち、本実施形態では内部アドレスし ADD に含まれる個々の列アドレスについて 4 ビット分の データをそれぞれバスWRB0~WRB3上で入出力す ることになる。このため、センスアンプ・リセット回路 149はカラムデコーダ148から出力されるカラム選 択信号に従って、メモリセルアレイ7内で隣接している 4本のビット線を同時に選択し、これらビット線に接続 された4組のセンスアンプとバスWRB0~WRB3を それぞれ接続する。なお、ATD回路143にはアドレ スPageAddress が入力されないため、アドレスPageAddr ess を変えて連続的にアクセスを行う場合にはアドレス 変化検出信号ATDにワンショットパルスが生成されて しまうことはない。

【0176】このほか、レジスタ回路150は図1に示 したレジスタ回路12と同様の構成であるが、バスWR Bのバス幅を広げてバスWRBO~WRB3としたこと に対応して、レジスタ回路150が同時に取り扱うデー タ幅をレジスタ回路12のそれの4倍にしてある。次 に、アドレスバッファ151はアドレスのビット幅が異 なる点を除くとアドレスバッファ1と同様の構成であっ て、アドレスPageAddress をバッファリングするもので ある。また、バスデコーダ152はアドレスバッファ1 51から出力される2ビット分のページアドレスをデコ ードして4本のバス選択信号を出力する。

【0177】次に、バスセレクタ153はバスWRBi と同じ幅を持つバスWRBAiを介してレジスタ回路1 50と接続されており、バスデコーダ152から出力さ れるバス選択信号に従ってバスWRBA0~WRBA3 のうちの何れか一つとバスWRBXとの間を接続する。 また、バスセレクタ153はメモリセルアレイ7からの 読み出しのために、バスWRBA0~WRBA3にそれ ぞれ対応したラッチ回路を内蔵している。このラッチ回 路は、リフレッシュ動作と並行してバスWRBAi上の データを順次外部へ出力してゆくために、アドレス変化 検出信号ATDの立ち下がりでバスWRBAO~WRB

(26)

ている。

【0178】そのためATD回路143は、読み出し動作が完了してバスWRBA0~WRBA3上にデータが確実に読み出されてからアドレス変化検出信号ATDが立ち下げるように、アドレス変化検出信号ATDのワンショットバルス幅を決定している。一方、書き込み動作の場合、バスセレクタ153は書き込みイネーブル信号/WEの立ち上がりをトリガとして、上記バス選択信号で指定されたバスWRBA0~WRBA3のうちの何れかへバスWRBX上の書き込みデータを送出するとともに、バスWRBA0~WRBA3のうちの何れかに対応した内部のラッチ回路へ当該書き込みデータをラッチする

【0179】次に、R/W制御回路154は図1に示したR/W制御回路14とほぼ同様の構成であるが、制御信号LW1,LW2を発生させるタイミングが若干異なっている。すなわち、第1実施形態では書き込みイネーブル信号/WEが立ち上がる度にR/W制御回路14が制御信号LW1,LW2をともに立ち下げていた。一方、本実施形態のR/W制御回路154では、書き込み20イネーブル信号/WEの4回目の立ち上がり(すなわち、1回分のページ書き込みを終了させるタイミング)をトリガとして、書き込みイネーブル信号/WEの立ち上がりよりも若干遅れて制御信号LW1,LW2をともに立ち下げている。

【0180】次に、上記構成を採用した半導体記憶装置の動作を説明する。まず初めに、図13のタイミングチャートを参照しながらページ読み出し動作について説明する。同図の動作は第1実施形態で説明した図2の動作に準じており、レジスタ回路150内のデータレジスタ 30ではなくメモリセルアレイ7からデータが読み出される(ミスヒットの)場合である。

【0181】以下では図2の動作との相違点を中心に説明する。なお、本実施形態は図2の場合に限らず第1実施形態で説明したその他の場合についても同様に適用可能である。ここで、図13に示した"Y1"~"Y4"は"00"B~"11"Bのうちの何れかの値であって、ここでは後述するバースト動作と区別するために、"Y1"~"Y4"の値がそれぞれ"11"B,"10"B,"01"B,"00"Bであることを想定する。

【0182】まず時刻 t10では図2と同様にアドレス UAddressに"An+1"を与える。ただしてのときには アドレスPageAddress が"Y1"となっている。これに よって、時刻 t11でアドレス変化検出信号ATDが立ち上がって、アドレスAn+1で指定された4個のメモリセル(すなわち、下位アドレスが"00" B~"11" B)をそれぞれバスWRB0~WRB3上に読み出すための動作が始まる。

【0183】とこではミスヒットであるためヒットイネ 50 変化検出信号ATDが立ち上がると、ヒットイネーブル

ーブル信号HEは"L"レベルであり、読み出しであるため制御信号LW2も"L"レベルであって、レジスタ回路150はバスWRBiとバスWBAiとの間をスルーで接続する。またこのときアドレス PageAddress の値は"11"Bであることから、バスデコーダ152はアドレスバッファ151を通じて受け取ったアドレス Page Address "Y1"の値"11"Bをデコードする。この結果、バスセレクタ153はバスWRBA3を選択してバスWRBXと接続する。

【0184】この後に時刻 t 13になると、アドレス "An+1" から始まる4ビット分のデータがバスWR B0~WRB3上に読み出され、レジスタ回路150を 通じてバスWRBA0~WRBA3に出力される。ま た、バスWRBX上にはバスWRBA3上に読み出され たアドレスAn+1 (Y1)の値 (Qn+1)が出力され、【/〇バッファ13、バス】/〇を通じて 外部へ出力される。こうして読み出しが完了すると、A TD回路143は時刻t40でアドレス変化検出信号A TDを立ち下げる。これにより、バスセレクタ153は バスWRBA0~WRBA3上に読み出されている4ビ ット分のデータを内部のラッチ回路に取り込む。また、 このとき図2の場合と同様にリフレッシュ動作が起動さ れてアドレス "R1+1" のリフレッシュが行われる。 【0185】とうしたリフレッシュ動作が行われている 最中にアドレス PageAddress を適宜変更してゆくこと で、アドレスUAddress (= "An+1")を同じくする メモリセルのデータを順次読み出すことができる。すな わち、時刻 t 4 l でアドレスPageAddress に "Y 2" (= "10" B) を与えると、バスセレクタ153はバ スWRBA2に対応する内部のラッチ回路が保持するデ ータを選択してバスWRBXに出力する。これにより、 時刻 t 4 2 になると下位アドレス "10" Bのアドレス に記憶されているデータ "Qn+1 (Y2)" がバス I /Oから外部へ出力される。

【0186】以後同様にして時刻 t 4 3 でアドレスPage Address に "Y 3" (= "01" B) を与えると、バス WR B A 1 に対応したラッチ回路の保持するデータがバス WR B A Xに出力され、時刻 t 4 4 で下位アドレス "01" Bのアドレスに記憶されているデータ "Q n + 1 (Y 3)"がバス I / Oから外部に出力される。また、時刻 t 4 5 でアドレス PageAddress に "Y 4" (= "00" B) を与えると、バス WR B A 0 に対応したラッチ回路の保持するデータがバス WR B X に出力され、時刻 t 4 6 で下位アドレス "00" Bのアドレスに記憶されているデータ "Q n + 1 (Y 4)"がバス I / Oから外部に出力される。

【0187】以上はミスヒットした場合の動作であったが、ヒットしてバイパス動作が行われる場合もほとんど同じである。ただとの場合には、時刻t11でアドレス変化輸出信号ATDが立ち上がると、ヒットノネーブル

信号HEが "H" レベルとなる。また、このときには制 御信号LW2が "L" レベルであるため、レジスタ回路 150はデータレジスタに保持しているデータ "Qn+ 1 (Y1~Y4) "を同時にバスWRBA3~WRBA 0上へ出力する。そしてとれ以後はミスヒットの場合と 全く同じ動作となり、バスWRBA3~WRBA0上に 出力されているデータ "Qn+1(Y1~Y4)" が順 次外部へ出力されてゆく。

51

【0188】 このように、本実施形態では時刻 t 13ま でに4データ全ての読み出しが完了しているため、最初 10 のアドレス "Y1" (時刻t10~t41) に比べて2 番目以降のアドレス "Y2" ~ "Y4" (時刻 t 4 1 ~ t 43, 時刻 t 43~ t 45, 時刻 t 45~ t 47) を 高速に変化させることができる。このため、最初のデー タのアドレスアクセス時間(時刻t10~t13)に比 べて2番目以降のアドレスアクセス時間(時刻 t 4 1 ~ t42, 時刻t43~t44, 時刻t45~t46) も 短くできる。

【0189】そして、本実施形態のページ読み出し動作 では、バスWRBi上にメモリセルのデータが出力され 20 るようになった時点でメモリセルアレイ7からの読み出 し動作を終了させてリフレッシュ動作に移行している。 とのため、半導体記憶装置外部に対してページ読み出し を行っている最中にメモリセルアレイフに対するリフレ ッシュを完了させることができる。したがって、外部か ら見たときにリフレッシュ期間が完全に見えなくなって サイクルタイムをそれだけ短縮することが可能となる。

【0190】次に、図14のタイミングチャートを参照 しながらページ書き込み動作について説明する。同図の 動作も第1実施形態で説明した図2の動作に準じている ため、以下では図2との相違点について説明する。とと で、前提条件として図14に示したよりも以前のメモリ サイクルにおいて、アドレスUAddressが "Ax"である 4つのアドレスに対してデータ "Qx (Y1~Y4)" の書き込み要求があったものとする。このため、レジス タ回路3内のアドレスレジスタにはアドレス "Ax" が 保持され、レジスタ回路150内のデータレジスタには データ "Qx (Y1~Y4)" が保持されているものと する。

【 0 1 9 1 】まず時刻 t 1 ~ t 4 までは図 2 と同じ動作 となる。ただし本実施形態では、書き込みイネーブル信 号/WEが時刻 t 2 で立ち下がると、レジスタ回路 1 5 0はデータレジスタに保持されているデータ "Qx(Y 1~Y4) "をそれぞれバスWRB3~WRB0へ同時 に送出する。そして、時刻 t 4 になってレイトライト動 作が開始されると、アドレス "AX" から始まる4つの アドレスに対してそれぞれデータ "Qx(Y1~Y 4) "が書き込まれる。

【0192】この後に時刻 t 5 となると、アドレス"A

ータ "Qn (Y1)" がバス I / O上に供給される。 と の時点で制御信号CWOは"L"レベルであるため、I **/〇バッファ13はバスI/O上のデータをそのままバ** スWRBX上に出力する。次に時刻も7で書き込みイネ ーブル信号/WEが立ち上がるが、本実施形態ではこの 時点でアドレスレジスタ、データレジスタへの取り込み は行わない。そして時刻 t 51でバスセレクタ153 は、バスデコーダ152からのバス選択信号で指定され るバスWRBA3に対応した内部のラッチ回路へデータ "Qn (Y1) をラッチするとともに、この書き込みデ ータをバスWRBA3に送出する。

【0193】 この後、アドレス PageAddress だけを適宜 変更してゆくのに伴って書き込みデータが順次供給され る。すなわち、時刻 t 5 2 でアドレス PageAddress が "Y2" (= "10" B) に変化し、時刻 t 53 になる とアドレス"An(Y2)"に対する書き込みデータ "Qn (Y2)"がバスI/Oを通じてバスWRBX上 に送出される。そして、時刻 t 5 4 で書き込みイネーブ ル信号/WEが立ち下げられる。しかしこの場合はアド レスUaddressが変化していないため、アドレス変化検出 信号ATDにワンショットパルスは生成されておらず、 レイトライトもリフレッシュも行われない。

【0194】この後の時刻 t55で書き込みイネーブル 信号/WEが立ち上がると、バスセレクタ153は時刻 t56でバスWRBA2に対応した内部のラッチ回路へ データ "Qn (Y2) をラッチするとともに、この書き 込みデータをバスWRBA2に送出する。以後も同様で あって、時刻 t 5 7 でアドレス PageAddress が "Y 3" (= "01" B) に変化し、時刻 t 5 8 でアドレス "A n (Y3) "に対する書き込みデータ "Qn (Y3)" がバスWRBX上に送出され、時刻t59で書き込みイ ネーブル信号/WEが立ち下げられる。

【0195】次に、時刻t60で書き込みイネーブル信 号/WEが立ち上がると、バスセレクタ153は時刻 t 61でバスWRBA1に対応したラッチ回路へデータ "Qn (Y3) をラッチするとともに、このデータをバ スWRBA1に送出する。次に、時刻t62でアドレス PageAddress が "Y4" (= "00" B) に変化し、時 刻 t 6 3 でアドレス "An (Y4)" に対する書き込み データ "Qn (Y4)" がバスWRBX上に出力され、 時刻 t 6 4 で書き込みイネーブル信号/WEが立ち下げ

【0196】次に、時刻t65で書き込みイネーブル信 号/WEが立ち上がり、時刻 t 6 6 でバスセレクタ 1 5 3はバスWRBA0に対応したラッチ回路へデータ "Q n (Y4) をラッチするとともに、このデータをバス $\mathbb W$ RBAOに送出する。次に、時刻t65で書き込みイネ ーブル信号/WEが立ち上がったことを受けて、R/W 制御回路154は制御信号LW1, LW2をともに立ち n (Y1)" (Y1="11"B) に対する書き込みデ 50 下げる。この結果、レジスタ回路3はアドレスLC_ADDの

53

値 "An"をアドレスレジスタに取り込み、レジスタ回 路150はバスWRBA3~WRBA0上のデータ "Q n (Y1~Y4)"を内部のデータレジスタに取り込 む。これにより、次に書き込み要求があったときのレイ トライトに使用されるアドレス、データが揃う。以上に よって1回分のページ書き込み動作が完了する。

【0197】以上のように、ページ書き込みの場合に も、最初のアドレス(時刻 t 3~ t 5 2) に比べて2番 目以降のアドレス (時刻 t 5 2 ~ t 5 7, t 5 7 ~ t 6 2, t62~t65) を高速に変化させることができ る。また、最初のデータの書き込み時間(時刻 t 2~ t 7) に比べて2番目以降の書き込み時間(時刻t54~ t55, t59~t60, t64~t67) も短くな る。そして、本実施形態のページ書き込み動作では、個 々のページが4データ(ページアドレスが2ビット)で 構成されている場合、データQx(Y1~Y4)をバス WRB3~WRB0に対応したレジスタ回路150内の データレジスタに格納しておいて、これら4データの全 てをメモリセルアレイ7へ一括して書き込むことができ

【0198】またこの一括書き込みはレイトライトであ ることから、実際にページ書き込みを行うメモリサイク ル中の早いタイミングで書き込み動作が完了し、ページ 読み出しの場合とほぼ同様のタイミングでリフレッシュ 動作に移行できる。とのため、外部からページ書き込み のためのデータを供給している間にリフレッシュ動作を 完結することができ、読み出しの場合と同様に外部から 見たときにリフレッシュ期間が完全に見えなくなり、サ イクルタイムの短縮に効果的である。

【0199】なお、上述した説明では、2回目以降のア ドレスPageAddress (Y2~Y4) に比べて1回目のア ドレスPageAddress (Y1)の保持期間を長くとってお り、これに対応して書き込みパルスの幅も1回目のもの を広くとっている。しかし、本実施形態ではレイトライ トを行っており、図14に示したタイミングにおいてア ドレスPageAddress および書き込みイネーブル信号/W Eは書き込みデータの取り込みのためにだけ使用され る。したがって、1回目のアドレスPageAddressの保持 期間及び書き込みバルスを2回目以降の保持期間及び書 き込みパルスと同じようにもっと狭くしても良い。さら には、2回目以降の保持期間及び書き込みパルスについ ても図示した幅よりさらに短くしても良い。

【0200】また、上述した説明では、図13に示した ページ読み出しを行うにあたって、アドレス変化検出信 号ATDの立ち下がりでパスWRBAi上のデータをバ スセレクタ153内のラッチ回路に取り込んでいた。し かしその代わりに、時刻 t 4 l でアドレス PageAddress が"Y1"から"Y2"に変化したタイミングを捉え て、バスセレクタ153内のラッチ回路へ取り込むよう にしても良い。図15はこうした変形例による半導体記 50 る。つまりバーストモードでは、バースト動作を開始さ

憶装置の構成を示したブロック図であって、図12と同 じ構成要素については同一の符号を付してある。

【 0 2 0 1 】 図 1 2 と相違する点は、アドレス PageAddr ess の変化を検出するために、ATD回路143とは別 に専用のATD回路155を設けていることである。と のATD回路155はアドレスPageaddress の変化を検 出した場合に、アドレス変化検出信号/ATDPに負の ワンショットバルスを発生させる。その際、アドレスUa ddressが変化したのち、最初にアドレスPageaddress が 変化したタイミングでだけワンショットパルスを発生さ せる必要がある。

【0202】そのために、ATD回路155はアドレス 変化検出信号ATDの立ち上がりを検出した後にアドレ スPageaddress が変化したときにだけアドレス変化検出 信号/ATDPにワンショットパルスを発生させる。そ して以後ATD回路155は再びアドレス変化検出信号 ATDが立ち上がるまでは、たとえアドレスPageaddres s が変化してもアドレス変化検出信号/ATDPにワン ショットパルスを発生させないようにする。このほか、 20 バスセレクタ153にはアドレス変化検出信号ATDの 代わりにアドレス変化検出信号/ATDPを供給する。 そして、バスセレクタ153はアドレス変化検出信号/ ATDPに発生する負のワンショットパルスの立ち下が りを検出して、バスWRBAi上の読み出しデータを内 部のラッチ回路へ取り込むようにする。

【0203】また、上述したように図13又は図14で はリフレッシュを1回だけ行うようにしていた。しかし 例えば図13において、時刻t40から始まったリフレ ッシュが完了すると、時刻 t 48 (次のメモリサイクル のアドレススキュー期間の終了タイミング) までの間は メモリセルアレイ7に対するアクセスは為されない。し たがって、図13又は図14に存在する空き時間を利用 して複数回のリフレッシュを行うようにしても良い。

【0204】〔第5実施形態〕本実施形態は、第4実施 形態で説明したページモード動作に機能限定を加えたバ ースト動作を行うためのものである。パーストモード は、アドレスAddress のうちの下位アドレスを変化させ て高速に読み出し又は書き込みを行う点ではページモー ドと同じである。しかしながら、バーストモードとペー ジモードではアドレスの与え方が異なっている。すなわ ち、ページモード動作では全ての下位アドレスを外部か ら直接入力する仕様であるため、下位アドレスの順序を 外部からランダムに指定することが可能である。

【0205】例えば第4実施形態ではアドレスPageaddr ess を "11" B~ "00" Bの順に与えていたが、と れを例えば"10"B, "01"B, "00"B, "1 1"Bなどの順番としても良い。これに対してバースト モードでは、外部から与える下位アドレスの情報はバー スト動作の開始時に使用される下位アドレスだけであ

せるためのトリガに対応して、開始時に与えられる以外 の下位アドレスを内部で順次生成しており、下位アドレ スの発生順序は予め決められたものとなる。

55

【0206】ととで、下位アドレスの発生順序にはリニ ア方式、インターリーブ方式などが代表的である。との* *うち前者はアドレスを"1"ずつ増加させてゆく手法で ある。例えば下位アドレスが2ビットである場合、開始 アドレスの値に応じて例えば以下のように下位アドレス を順次生成してゆく。

(開始アドレス) (下位アドレス)

"00" B→ "01" B→ "10" B→ "11" B "00" B : "01" B : "01" B→ "10" B→ "11" B→ "00" B "10" B : "10" B→ "11" B→ "00" B→ "01" B "11" B→ "00" B→ "01" B→ "10" B "11" B :

【0207】一方、後者は半導体記憶装置をインターリ ※スの値に応じて例えば以下のように下位アドレスを順次 ーブ動作させる場合に適したものであって、開始アドレ※ 生成してゆく。

> (開始アドレス) (下位アドレス) "00" B : "00" B→ "01" B→ "10" B→ "11" B "01" B : "01" $B \rightarrow$ "00" $B \rightarrow$ "11" $B \rightarrow$ "10" B"10" B : "10" B→ "11" B→ "00" B→ "01" B "11" B : "11" B→ "10" B→ "01" B→ "00" B

【0208】次に、図16は本実施形態による半導体記 憶装置の構成を示したブロック図であって、図12 (第 4実施形態)と同じ構成要素については同一の符号を付 20 アドレスバッファ151から出力されているアドレス してある。図16では図12の構成に対してバースト制 御回路161及びバーストアドレス発生回路162を追 加している。また、アドレスAddress の下位アドレスは バースト動作の開始アドレスを指定するため、図12に 示したPageaddress の代わりにStartAddressと表記して ある。

【0209】バースト制御回路161は、出力イネーブ ル信号OE(読み出しの場合)又は書き込みイネーブル 信号/WE(書き込みの場合)をトリガとして、アドレ ス変化検出信号ATDの立ち上がりから4個のトリガ信 30 号を出力する。なお、これらトリガ信号が発生するタイ ミングは後述する動作説明のところで詳述する。次に、 バーストアドレス発生回路162は、4つのトリガ信号 のうちの最初のものが与えられたときにアドレスバッフ ァ151から出力されているアドレスを開始アドレスと 見なして、以後はトリガ信号が与えられる度に、上述し たリニア方式又はインターリーブ方式に従って下位アド レスを発生させてゆく。

【0210】次に、上記構成による半導体記憶装置の動 作を説明する。最初に図17を参照してバースト読み出 40 し動作を説明するが、この動作は第4実施形態のページ 読み出しの動作を基本としているため、ことでは図13 との相違点について説明する。まず、アドレススキュー 期間内の時刻 t 9 a で出力イネーブル信号〇Eが有効化 されると、バースト制御回路161はトリガ信号を出力 可能な状態となる。との後、時刻t10になるとアドレ スUaddressとして "An+1" が供給されるとともに、 アドレスStartAddressとして "Y1" が供給される。

【0211】そして時刻t11になってアドレス変化検

はバーストアドレス発生回路162ヘトリガ信号を出力 する。これにより、バーストアドレス発生回路162は "Y1"を内部に取り込むとともに、これをバスデコー ダ152に出力する。すると、第4実施形態と同じくア ドレス "An+1" に対応した4アドレス分の読み出し が開始され、時刻tl3になるとバスWRBO~WRB 3上に現われたデータのうちのデータ "Qn+1 (Y

がバスWRBX上に出力される。

【0212】この後、時刻t40でアドレス変化検出信 号ATDが立ち下がってリフレッシュ動作に移行する。 次に、時刻tllから時間Tiが経過して時刻t7lに なると、バースト制御回路161は2個目のトリガ信号 を出力し、バーストアドレス発生回路162はその出力 を "Y2" に変化させる。 なお、時間 Ti はメモリセル アレイ7からの読み出しが完了する時刻 t 1 3 以降に設 定される。また、"Y1"が例えば"01" Bであって 且つインターリーブ方式を採用するのであれば"Y2" は"00" Bとなる。そして、バスデコーダ152の出 力するバス選択信号が変化すると、バスセレクタ153 は時刻 t 7 2 でデータ "Q n + 1 (Y 2)" をバスWR BX上に出力するようになる。

【0213】ととで、本実施形態では下位アドレスが半 導体記憶装置内部で予め決められたタイミングで変化し てゆくため、ページアドレスが外部から与えられる図1 3の場合(時刻t41)とは異なるタイミング(この場 合は時刻 t 4 1 よりも早い時刻 t 7 1) で下位アドレス が "Y2" に変化する。そしてこれ以後も同様であっ て、バースト制御回路161が3個目、4個目のトリガ 信号を時刻 t 7 l から時間 T i '後の時刻 t 73、この 時刻 t 73から時間 T i 後の t 75でそれぞれ出力す ると、バーストアドレス発生回路162は自身の出力を 出信号ATDが立ち上がると、バースト制御回路161 50 それぞれ"Y3", "Y4"と変化させてゆき、これに

対応してバスWRBX上にはそれぞれ時刻 t 7 4 , t 7 6 でデータ "Qn+1 (Y3)" , "Qn+1 (Y

57

4) "が出力される。

【0214】とこで、本実施形態でも時刻 t13までに 4 データ全ての読み出しが完了している。このため、図 示したように時間 Ti を上記時間 Ti よりも短く(例 えば時間 Ti の "1/2")設定しておけば、ページモードの場合と同じく、最初のデータのアドレスアクセス時間(時刻 $t10 \sim t13$)に比べて2番目以降のデータのアドレスアクセス時間(時刻 $t71 \sim t72$,時刻 $t73 \sim t74$,時刻 $t75 \sim t76$)も短くすることができる。

【0215】さて、次に図18を参照してバースト書き込みの動作について説明する。この場合もベージ書き込み助作を基本としているため図14との相違点を中心に説明する。なお、ここではリニア方式を採用することを想定し、アドレスY1が"11"B(したがってアドレスY2~Y4はそれぞれ"00"B~"10"B)であるとする。まず、アドレススキュー期間内の時刻 t2で図14と同様に書き込みイネーブル信号/WEが有効化 20 されると、バースト制御回路161はトリガ信号を出力可能な状態となる。この後、時刻 t3になるとアドレス Uaddressとして"An"が供給されるとともに、アドレス StartAddressとして"Y1"が供給される。

【0216】そして時刻 t 4 になってアドレス変化検出信号ATDが立ち上がると、パースト制御回路 1 6 1 はトリガ信号を出力するので、パーストアドレス発生回路 1 6 2 はアドレスバッファ 1 5 1 から出力されるアドレス "Y1"を取り込んでパスデコーダ 1 5 2 に出力する。これにより、第 4 実施形態と同じくアドレス "A x"に対応した4つのアドレスに対してデータ "Q x (Y2~Y4, Y1)"が同時にレイトライトされる。この後、時刻 t 5 でアドレスAn (Y1)に対する書き込みデータ "Qn (Y1)"がパス I / O上に供給され、時刻 t 6 でアドレス変化検出信号ATDが立ち下がってリフレッシュ動作に移行する。

【0217】次に、時刻t4から時間Tjが経過して時刻t81になると、バースト制御回路161は2個目のトリガ信号を出力するので、バーストアドレス発生回路162はその出力を"Y2"に変化させる。そして時刻t82になると、バスセレクタ153は、時刻t7で書き込みイネーブル信号/WEが立ち上がったことを受け、バスWRBA3に対応した内部のラッチ回路へデータ"Qn(Y1)をラッチするとともに、このデータをバスWRBA3に送出する。

【0218】次に時刻 t83になると、下位アドレスが 対してモード切り換え指示のためのデータを書き込む "Y2"に変化したことに対応してデータ "Qn (Y とによって、上述した各実施形態と同様のスタンパイ2)"がパスI/O上に供給されるようになる。また時 カt87になると、パスセレクタ153は時刻 t85で はメモリセルアレイ7上の"0"番地(最下位番地) 書き込みイネーブル信号/WEが立ち上がったことに対 50 モード切り換え専用のデータ格納領域としている。ま

応して、(との場合はアドレス"Y2"が"00"Bであるため)バスWRBA0に対応した内部のラッチ回路へデータ"Qn(Y2)をラッチするとともに、とのデータをバスWRBA0に送出する。

【0219】とれ以後も同様であって、バースト制御回 路161が3個目、4個目のトリガ信号を時刻 t 81か ら時間Tj'後の時刻t86, この時刻t86から時間 Tj' 後の時刻t91でそれぞれ出力すると、バースト アドレス発生回路162は自身の出力をそれぞれ"Y 3"、"Y4"と変化させ、これに対応するようにバス WRBX上にはそれぞれ時刻t89、t94でデータ "Qn(Y3)", "Qn(Y4)"が出力される。ま た、時刻 t 90, t 95 で書き込みイネーブル信号/W Eが立ち上がることを受けて、バスセレクタ153はそ れぞれ時刻 t 93, t 96で、(この場合はアドレス "Y3", "Y4" がそれぞれ "01" B, "10" B であるため) バスWRBA1, WRBA2 に対応したラ ッチ回路へデータ "Qn (Y3)", "Qn (Y4)" をラッチするとともに、これらをバスWRBA1, WR BA2に送出する。

【0220】なお、本実施形態においてもページモードのときと同様に、1回目の下位アドレスの保持期間(時間Tj)及び書き込みパルスを2回目以降の下位アドレスの保持期間(Tj)及び書き込みパルスのようにもっと狭くしても良い。さらには、2回目以降の保持期間(Tj))及び書き込みパルスについても図18に示した幅よりさらに短くしても良い。

【0221】以上のように、本実施形態では連続アクセスを行う場合に下位アドレスとして開始アドレス(StartAddress)だけを与えれば良く、ページモードに比べて半導体記憶装置外部における制御が簡単になる。また、バースト動作を行う一般的な半導体記憶装置では動作開始のトリガとして同期式のクロック信号を用いているが、上述したようにクロック信号に従って動作させると消費電力が増大してしまう。これに対し本実施形態では、バースト動作開始のトリガとして出力イネーブル信号OE又は書き込みイネーブル信号/WEを使用しており、クロック信号をトリガとはしていない。このため、本実施形態によれば消費電力を低減することができ、携帯電話などの低消費電力用途の機器に適している。

【0222】〔第6実施形態〕上述した各実施形態では、半導体記憶装置外部から供給されるパワーダウン制御信号PowerDown に基づいてスタンバイモードを切り換えるようにしていた。これに対し、本実施形態では予め決めておいたメモリセルアレイ7上の特定のアドレスに対してモード切り換え指示のためのデータを書き込むことによって、上述した各実施形態と同様のスタンバイモード切り換えを実現している。すなわち、本実施形態ではメモリセルアレイ7上の"0"番地(最下位番地)をモード切り換え専用のデータ格納領域としている。ま

59

た、本実施形態では、スタンバイモード2に設定するた めのデータが "FO" h (ここで「h」は16進数を意 味する)であり、スタンバイモード3に設定するための データが"OF"hであるものとしている。したがって 本実施形態ではバスWRB、WRBXのバス幅が8ビッ トになっている。

【0223】図19は本実施形態による半導体記憶装置 の構成を示したブロック図であって、図1に示したもの と同じ構成要素および信号名については同一の符号を付 してある。図19が図1と相違している点としては、パ 10 ワーダウン制御信号 PowerDown を入力するためのピンが 存在しないこと、スタンバイモード制御回路201が新 たに追加されているとと、リフレッシュ制御回路20 4. ブースト電源215, 基板電圧発生回路216, リ ファレンス電圧発生回路217がそれぞれ図1に示した リフレッシュ制御回路5, ブースト電源18, 基板電圧 発生回路19, リファレンス電圧発生回路20と一部の 構成が異なっていることが挙げられる。そこで以下、図 20~図22も参照しながらとれら各部の詳細について 説明してゆく。なお、これら図20~図22では図1又 20 は図19に示したものと同じ構成要素および信号名につ いては同一の符号を付けている。

【0224】まず図19において、スタンパイモード制 御回路201は内部アドレスLC_ADD, チップセレクト信 号/CS、書き込みイネーブル信号/WE、バスWRB X上の書き込みデータに基づいてモード設定信号MD 2, MD3を発生させる。このうち、モード設定信号M D2はスタンバイモード2に設定するときに"H"レベ ルとなる信号であって、リフレッシュ制御回路215に 供給される。一方、モード設定信号MD3はスタンバイ モード2又はスタンバイモード3に設定するときに

"H" レベルとなる信号であって、ブースト電源21 5, 基板電圧発生回路216, リファレンス電圧発生回 路204に供給される。なお、モード設定信号MD2, MD3が何れも"L"レベルであるときがスタンバイモ ード1である。

【0225】ととで、図20はスタンバイモード制御回 路201の詳細構成を示した回路図である。同図におい て、データWRB0~WRB3, WRB4~WRB7は 半導体記憶装置外部からバスWRBX上に供給される書 40 き込みデータのビット0~3,4~7である。そして、 アンド (AND) ゲート221, ノアゲート222及び アンドゲート223から成る回路は、書き込みデータが "FO" hであるときにだけ "H" レベルを出力する。 同様にして、ノアゲート224,アンドゲート225及 びアンドゲート226から成る回路は、書き込みデータ が"0F" hであるときにだけ"H"レベルを出力す る。また、オアゲート227はアンドゲート233,2 26の出力を論理和することにより、書き込みデータと して"FO"h又は"OF"hの何れかが入力されたと 50 回路5の電源供給ピンに接続されている。とのため、ア

きに"H"レベルを出力する。

【0226】次に、アドレスX0B~Y7Bは内部アド レスLC_ADDを構成する各ビットを反転させたアドレス値 である。例えば、アドレスXOBはロウアドレスのビッ トOを反転した値であり、アドレスY7Bはカラムアド レスのビット7を反転した値である。したがって、アン ドゲート228は内部アドレスLC_ADDの各ピットが全て "0"B(つまり"0"番地)を検出したときにのみ "H" レベルを出力する。そして、アンドゲート229 は"0"番地に対してデータ"F0"h又は"0F"h を書き込む場合にのみ、書き込みイネーブル信号/WE をクロックとしてそのまま出力する。また、アンドゲー ト230は"O"番地へデータ"OF"hを書き込む場 合にのみ書き込みイネーブル信号/WEをそのままクロ ックとして出力する。

【0227】次に、インバータ231~236及びアン ドゲート237から成る回路は、チップセレクト信号/ CSの立ち下がりエッジを捕らえて信号CEOSにワン ショットパルスを発生させる。次に、ラッチ238はア ンドゲート229の出力が立ち上がってC端子にクロッ クが入力されたときに、D端子に供給された電源電位に 対応する"H"レベルをモード設定信号MD2としてQ 端子から出力する。また、ラッチ238はR端子に供給 される信号CEOSにワンショットパルスが発生したと きに、自身をリセットしてモード設定信号MD2に

"L"レベルを出力する。ラッチ239も同様の構成で あって、アンドゲート230の出力が立ち上がったとき にモード設定信号MD3へ"H"レベルを出力し、信号 CEOSにワンショットパルスが発生したときにモード 設定信号MD3へ"L"レベルを出力する。

【0228】以上のように、スタンバイモード2に設定 する場合は、書き込みイネーブル信号/WEの立ち上が りに同期してアンドゲート229の出力が立ち上がって Dタイプのラッチ238がセットされ、モード設定信号 MD2が "H" レベルとなる。また、スタンバイモード 3 に設定する場合には、書き込みイネーブル信号/WE の立ち上がりに同期してアンドゲート229,230の 出力が何れも立ち上がってラッチ238、239がとも にセットされ、モード設定信号MD2及びモード設定信 号MD3がともに"H"レベルとなる。

【0229】次に、図19に示したリフレッシュ制御回 路204は、パワーダウン制御信号PowerDown の代わり にチップセレクト信号/CS及びモード設定信号MD2 を用いて、リフレッシュアドレスR_ADD , リフレッシュ 制御信号REFA、REFBを発生させる。ととで、図 21はリフレッシュ制御回路204の詳細構成を示した 回路図である。図中、Pチャネルのトランジスタ240 はゲート端子、ソース端子、ドレイン端子がそれぞれア ンドゲート241の出力、電源電位、リフレッシュ制御

ンドゲート241の出力が "L" レベルであればトランジスタ240がオンしてリフレッシュ制御回路5に電源を供給し、同出力が "H" レベルであればトランジスタ240がカットオフして電源供給を停止させる。

61

【0230】アンドゲート241は半導体記憶装置が非選択状態(チップセレクト信号/CSが"H"レベル)、かつ、スタンバイモード2又はスタンバイモード3(モード設定信号MD2が"H"レベル)のときに、トランジスタ240をカットオフさせる。次に、インバータ242はモード設定信号MD2の反転信号を生成す 10 るものであって、スタンバイモード1のときにその出力が"H"レベルとなる。アンドゲート243は、スタンバイモード1ではリフレッシュ制御回路5が発生させるリフレッシュアドレスRADDをそのまま出力する一方、スタンバイモード2又はスタンバイモード3では同アドレスを"0"に固定させる。

【0231】アンドゲート244はスタンバイモード1ではリフレッシュ制御回路5が発生させるリフレッシュ制御信号REFAをそのまま出力する一方、スタンバイモード2又はスタンバイモード3では同信号を"L"レ 20ベルに固定する。また、インバータ245はインバータ242の出力を反転するため、スタンバイモード1のときに"L"レベルを出力する。オアゲート246はスタンバイモード1ではリフレッシュ制御回路5が発生させるリフレッシュ制御信号REFBをそのまま出力する一方、スタンバイモード2又はスタンバイモード3では同信号を"H"レベルに固定する。

【0232】次に、図22はブースト電源215,基板 電圧発生回路216, リファレンス電圧発生回路217 の詳細構成を示した回路図である。ブースト電源215 30 において、Pチャネルのトランジスタ250, アンドゲ ート251はそれぞれ図21に示したトランジスタ24 0、アンドゲート241と同一の機能を有している。す なわち、半導体記憶装置が非選択状態(チップセレクト 信号/CSが"H"レベル), かつ, スタンバイモード 3 (モード設定信号MD3が"H"レベル)のときに、 トランジスタ250をカットオフしてブースト電源18 に対する電源供給を停止させ、これ以外の場合にはブー スト電源18に電源を供給する。以上のことは基板電圧 発生回路216, リファレンス電圧発生回路217につ 40 いても全く同じであって、これらの回路を構成するトラ ンジスタ252, 254はブースト電源215内のトラ ンジスタ250に対応し、アンドゲート253, 255 はブースト電源215内のアンドゲート251に対応し

【0233】上記構成による半導体記憶装置におけるスタンバイモード切り換え時の動作は次のようになる。 ① スタンバイモード1

半導体記憶装置をスタンバイモード1に設定するにはチ 定信号MD3は "L" レベルのままであるため、ブースップセレクト信号/CSを立ち下げれば良い。そうする 50 ト電源18,基板電圧発生回路19,リファレンス電圧

ことで、スタンバイモード制御回路201はチップセレクト信号/CSの立ち下がりエッジからワンショットパルスを発生させてラッチ238, ラッチ239をリセットし、モード設定信号MD2, MD3を何れも"L"レベルとする。

【0234】 これにより、リフレッシュ制御回路204ではトランジスタ240がオンして内部のリフレッシュ制御回路5へ電源が供給されるとともに、リフレッシュ制御回路5が生成させるリフレッシュアドレスRADD,リフレッシュ制御信号REFA,REFBがそのまま出力されるようになる。また、ブースト電源215,基板電圧発生回路216,リファレンス電圧発生回路217でもそれぞれ内部のブースト電源18,基板電圧発生回路19,リファレンス電圧発生回路20に電源が供給されるようになる。以上の動作が行われることで、上述した各実施形態で説明したような動作が可能となる。

[0235] ② スタンバイモード2

スタンバイモード2へ設定するには上述したように "0"番地へ "F0" hのデータを書き込めば良い。 C れにより、スタンバイモード制御回路201は書き込みイネーブル信号/WEの立ち上がりエッジからモード設定信号MD2を "H"レベルにする。この時点で半導体記憶装置が選択されていないか、あるいは、その後に選択されなくなるとチップセレクト信号/CSが "H"レベルとなるため、リフレッシュ制御回路204は内部のリフレッシュ制御回路5に対する電源供給を停止させる。

【0236】また、リフレッシュ制御回路5に対する電源供給がなくなったことでその出力が不定となることから、リフレッシュ制御回路204はリフレッシュアドレスR_ADDを"0"に固定させるとともに、リフレッシュ制御信号REFA、REFBのレベルをそれぞれ"L"レベル、"H"レベルに固定させる。またこの時点ではチップセレクト信号/CSが"H"レベルであるため、ATD回路4は内部アドレスLC_ADDの各ビットが変化してもアドレス変化検出信号ATDにワンショットパルスを発生させずに"L"レベルのままとする。

【0237】とのため、ロウ制御回路 16はロウイネーブル信号RE、センスアンプイネーブル信号SE、ブリチャージイネーブル信号PE、制御信号CCを何れも "L"レベルに固定させる。したがって、カラムイネーブル信号CE、ラッチ制御信号LCも "L"レベルのままとなる。一方、リフレッシュ制御信号REFBが "H"レベルに固定され、なおかつ、アドレス変化検出信号ATDが "L"レベルに固定されることから、マルチプレクサ6は内部アドレスLADD側を選択し続けるようになる。以上のようにして、リフレッシュ動作が中断されて消費電流が削減される。なお、このときモード設定信号MD3は "L"レベルのままであるため、ブースト電源 18 基板電圧発生回路 19 リファレンス電圧

64

発生回路20(図22参照)には電源が供給され続け ス

63

【0238】3 スタンバイモード3

スタンバイモード3へ設定するには上述したように "0"番地へ"OF"hのデータを書き込めば良い。と れにより、スタンバイモード制御回路201は書き込み イネーブル信号/WEの立ち上がりエッジからモード設 定信号MD2及びモード設定信号MD3をともに"H" レベルとする。このため、チップセレクト信号/CSが "H"レベルになった時点で、スタンバイモード2のと 10 きと同様にリフレッシュ制御回路204は内部のリフレ ッシュ制御回路5に対する電源供給を停止させる。これ と同時に、ブースト電源215,基板電圧発生回路21 6, リファレンス電圧発生回路217はそれぞれ内部の ブースト電源18, 基板電圧発生回路19, リファレン ス電圧発生回路20に対する電源供給を停止させる。と れによって、スタンバイモード2と同様にリフレッシュ 制御が中断されるのに加えて、電源系制御回路の電流も カットされてさらに消費電流が低減する。

【0239】以上のように、本実施形態では第1実施形 20態で説明したパワーダウン制御信号PowerDown のような信号を半導体記憶装置外部から与える必要がないため、その分だけピン数を削減することができる。なお、上述した説明では第1実施形態をもとに説明したが、同様のことをそのまま第2実施形態以降に適用しても良い。のみならず、上述した各実施形態で説明したスタンバイモードの制御を疑似SRAMなどの既存の半導体記憶装置に適用しても良い。

【0240】〔変形例〕上述した各実施形態ではメモリ セルアレイ7の各メモリセルが1トランジスタ1キャパ 30 シタで構成されているものとしたが、メモリセルの構成 がとうした形態に限定されるものではない。確かに、チ ップサイズ等の点からはこうしたメモリセルが最も好ま しいが、本発明の半導体記憶装置では1トランジスタ1 キャパシタ以外のメモリセルの使用を否定するものでは ない。すなわち、汎用SRAMのメモリセルよりも構成 の小さなDRAMメモリセルであれば、1トランジスタ 1キャパシタ構成でなくとも汎用SRAMに比べてチッ ブサイズを削減できる効果がある。また、上述した各実 施形態では例えばアドレス変化検出信号ATDに発生す 40 るワンショットパルスの立ち下がりエッジからリフレッ シュを行うようにしていたが、ワンショットバルスの論 理を反転させてその立ち上がりエッジからリフレッシュ を行うようにしても良い。これは、アドレス変化検出信 号ATD以外の各信号についても全く同様である。ま た、上述した各実施形態による半導体記憶装置は、例え ば図1に示した回路全体が単一のチップ上に実装されて いる形態であって良いのはもちろんであるが、回路全体 が幾つかの機能ブロックに分割されていて各機能ブロッ

も良い。後者の例としては、各種の制御信号やアドレス 信号を発生させる制御部分とメモリセル部分とが別々の チップ(コントロールチップとメモリチップ)に搭載さ れた混載 I C (集積回路) が考えられる。つまり、メモ リチップの外部に設けたコントロールチップから各種の 制御信号をメモリチップへ供給するような構成も本発明 の範疇に属する。

[0241]

【発明の効果】以上説明したように、本発明では読み出 し又は書き込みを行った後にリフレッシュを行っている ため、リフレッシュを行ってから読み出し又は書き込み を行う場合に比べてアクセスの高速化を図ることができ る。また、請求項1記載の発明では、書き込みにあたっ て、書き込み要求が与えられたメモリサイクルよりも後 の時点で書き込みが行われるレイトライトを採用してい る。このため、レイトライトを行う時点でアクセスアド レス及び書き込みデータが何れも確定しており、これら を用いてすぐにメモリセルアレイへの書き込みを開始で きる。したがって、従来のように書き込みデータが確定 していないためにメモリサイクルに空き時間が生じると とはなくなり、メモリサイクルを短縮することができ る。また、書き込み及びリフレッシュの動作とアクセス アドレス及び書き込みデータの取り込み動作とを並行し て行うことが可能である。したがって、従来のようにメ モリセルアレイへの書き込み後にリカバリ時間を確保し ておく必要がなくなり、メモリサイクルを短縮できる。 【0242】また、請求項2記載の発明では、先行する 書き込み要求に対応したレイトライト動作を次の書き込 み要求が与えられたメモリサイクルで行っている。ま た、請求項4記載の発明では、チップが非選択状態又は 非活性化状態にあるときにレイトライトを行っている。 したがって、これら発明によればレイトライトを行って いる最中に読み出し要求や新たな書き込み要求が与えら れことがなくなる。それゆえ、レイトライトを行ってい る最中に読み出し要求や新たな書き込み要求が為され、 レイトライトの完了までこれら要求に対応した動作の開 始が遅れてしまうといった不具合を生じない。また、請 求項5又は6記載の発明では、チップセレクト信号又は アクセスアドレスが変化した時点よりスキュー期間が経 過した後に読み出し又は書き込みを開始している。これ により、アクセスアドレスが確定した時点ですぐに読み 出し又は書き込みのための動作を開始させることがで き、読み出し又は書き込みのアクセスを髙速化すること ができる。

号ATD以外の各信号についても全く同様である。また、上述した各実施形態による半導体記憶装置は、例えば図1に示した回路全体が単一のチップ上に実装されている形態であって良いのはもちろんであるが、回路全体が幾つかの機能ブロックに分割されていて各機能ブロックが別々のチップに実装されているような形態であって 50 されてしまってメモリセルが破壊されたり、ダミーの読

み出しの完了まで書き込み動作の開始が遅れてメモリサイクルが長くなったりといった不具合が生じなくなる。また、請求項8記載の発明では、書き込みを行うにあたって書き込み要求及び書き込みデータの双方をスキュー期間内で確定させている。これにより、書き込み要求があった同一のメモリサイクル内で書き込み又は読み出しおよびリフレッシュを行っている。したがって、請求項1記載の発明のようにレイトライトを行う必要がなくな

って、レイトライト制御に必要となる構成を設けない分

65

だけ回路構成を小規模かつ簡単化することができる。 【0244】とのほか、請求項5~8の各項に記載の発 明では、アクセスアドレスが変化してからスキュー期間 の経過後にメモリセルヘアクセスするようにしている。 このため、既存の疑似SRAMのように、アドレスの取 り込みの度にチップイネーブル信号を変化させるなどの 必要がなくなるためそれだけ消費電力を削減することが できる。また、請求項9記載の発明では、先行するメモ リサイクルで開始された書き込み、読み出し又はリフレ ッシュが現メモリサイクルのスキュー期間終了までに完 了していない場合、これら動作が完了するまで現メモリ 20 サイクルの書き込み又は読み出しの開始を遅らせてい る。これにより、書き込み又は読み出しとこれらに続く リフレッシュが1メモリサイクルで完了しなくとも、書 き込み、読み出し、リフレッシュが競合してしまうこと はない。したがって、サイクルタイムを短縮して半導体 記憶装置の高速化を図ることが可能となる。

【0245】また、請求項11記載の発明では、複数の アドレスに対して同時に読み出し又はレイトライトを行 うようにして、複数の読み出しデータを順次出力する動 作または複数の書き込みデータを順次取り込む動作をリ フレッシュと並行して行っている。これにより、半導体 記憶装置外部から見たときにリフレッシュ期間が見えな くなるため、サイクルタイムを短縮することが可能とな る。また、請求項12記載の発明では、アクセスアドレ スのうち上位所定ビットが同一である複数のメモリセル に対して、上位所定ビット以外のビットからなる下位ア ドレスを変化させてこれらアドレスへ連続的にアクセス している。これにより、汎用のDRAMなどで採用され ているページモードやバーストモードと同様の機能を実 現することが可能となる。また、請求項13記載の発明 では、半導体記憶装置外部から与えられる下位アドレス に従って、データを連続的に入出力しているため、ペー ジモードのように下位アドレスをランダムに変化させな がらデータを入出力することができる。また、請求項1 4 記載の発明では、下位アドレスの初期値だけを半導体 記憶装置外部から与えるようにして、この初期値をもと に予め決められた順番で下位アドレスを変化させながら データを連続的に入出力している。このため、バースト 動作の開始アドレスだけを半導体記憶装置へ与えれば良

構成を簡略化することができる。

【0246】また、請求項16記載の発明では、リフレ ッシュ制御手段及び電圧発生手段にそれぞれ電源を供給 するかどうかに応じて第1のモード~第3のモードの中 でモードを切り換えられるようにしている。これによ り、適用される機器やその使用環境などに応じて、スタ ンバイ状態におけるデータ保持の要否、アクティブ状態 への復帰時間、電流消費量などを外部からきめ細かく制 御することができる。すなわち、第1のモードではリフ 10 レッシュに必要な回路へ電源が供給されているためメモ リセルのデータを保持できるとともに、スタンバイ状態 からアクティブ状態へ移行させるまでの時間を3種類の モードの中で最も短くすることができる。また第2のモ ードでは、リフレッシュ制御手段に供給すべき分だけ第 1のモードよりも消費電流を低減させることができるほ か、スタンバイ状態からアクティブ状態に移行した場合 にはメモリセルのデータを初期化するだけで第1のモー ドと同様に直ちに半導体記憶装置を使用することができ る。さらに第3のモードでは3種類のモードの中では消 費電流を最も小さくすることができる。また、請求項1 7記載の発明では、所定のアドレスに対してモード毎に 予め決められたデータの書き込み要求があったときにモ ードの切り換えを行うようにしている。このため、スタ ンバイモードの切り換えのために半導体記憶装置外部か ら専用の信号を与える必要がなく、また、こうした専用 の信号のためのピンを半導体記憶装置に設ける必要がな

【0247】以上のほかにも、本発明では、汎用のDR AMのようにRAS/CASのタイミング信号に従って アドレスを2回に分けて取り込む必要がなく、アクセス アドレスを一度に与えれば良いため、半導体記憶装置に 入力すべき信号波形を生成するための回路構成を簡単化 することができる。また、半導体記憶装置外部からのア クセスに付随して1メモリサイクル中でリフレッシュが 行われるため、全てのメモリセルをリフレッシュするの に必要なだけのアクセス要求が存在すれば、半導体記憶 装置外部からリフレッシュ制御を行うことなくメモリセ ルのデータを保持し続けることができ、汎用SRAMと 同様に取り扱いが容易である。また、メモリセルとして DRAMのような1トランジスタ1キャパシタのものを 用いれば、汎用SRAMがメモリセル当たり6トランジ スタを要するのと比較してセル面積を大幅に減少させる ことができるため、大容量化を図りつつチップサイズを 縮小化してコストダウンを図ることができる。

【図面の簡単な説明】

【図1】 本発明の第1実施形態による半導体記憶装置の構成を示すブロック図である。

データを連続的に入出力している。とのため、バースト 【図2】 同実施形態において、書き込み(レイトライ 動作の開始アドレスだけを半導体記憶装置へ与えれば良 ト)又は読み出しとこれらの各々に続くリフレッシュが くなり、半導体記憶装置外部に設けるコントローラ等の 50 それぞれ1メモリサイクルで実施される場合の動作を示 したタイミングチャートである。

【図3】 同実施形態において、リフレッシュが行われ ず、書き込み(レイトライト)又は読み出しだけが実施 される場合の動作を示したタイミングチャートである。

67

【図4】 同実施形態において、リフレッシュタイマに よるセルフリフレッシュが起動された場合の動作を示し たタイミングチャートである。

【図5】 同実施形態において、リフレッシュタイマに よるセルフリフレッシュが起動される直前に外部からの 読み出し要求による読み出しとこれに付随するリフレッ 10 シュが行われたときの動作を示したタイミングチャート である。

【図6】 同実施形態において、ライトバルス時間TWP の上限値が不要なことを説明するためのタイミングチャ ートである。

【図7】 同実施形態において、サイクルタイムTcvc の上限値が不要なことを説明するためのタイミングチャ ートである。

【図8】 本発明の第2実施形態による半導体記憶装置 の構成を示すブロック図である。

【図9】 同実施形態による半導体記憶装置の動作を示 すタイミングチャートである。

【図10】 本発明の第3実施形態による半導体記憶装 置の構成を示すブロック図である。

【図11】 同実施形態において、書き込み(ノーマル ライト) 又は読み出しとこれらの各々に続くリフレッシ ュがそれぞれ 1 メモリサイクルで実施される場合の動作 を示したタイミングチャートである。

【図12】 本発明の第4実施形態による半導体記憶装 置の構成を示すブロック図である。

【図13】 同実施形態において、ページ読み出しとと れに続くリフレッシュが実施される場合の動作を示した タイミングチャートである。

【図14】 同実施形態において、ページ書き込みとと れに続くリフレッシュが実施される場合の動作を示した タイミングチャートである。

【図15】 本発明の第4実施形態による半導体記憶装 置の他の構成例を示すブロック図であって、ページ読み 出しを行う場合に、アドレスPageAddress が最初に変化・ したタイミングで読み出しデータを取り込む場合のもの 40 162 バーストアドレス発生回路 である。

【図16】 本発明の第5実施形態による半導体記憶装

置の構成を示すブロック図である。

(35)

【図17】 同実施形態において、バースト読み出しと これに続くリフレッシュが実施される場合の動作を示し たタイミングチャートである。

【図18】 同実施形態において、バースト書き込みと これに続くリフレッシュが実施される場合の動作を示し たタイミングチャートである。

【図19】 本発明の第6実施形態による半導体記憶装 置の構成を示すブロック図である。

【図20】 同実施形態によるスタンバイモード制御回 路の詳細構成を示した回路図である。

【図21】 同実施形態によるリフレッシュ制御回路の 詳細構成を示した回路図である。

【図22】 同実施形態によるブースト電源, 基板電圧 発生回路、リファレンス電圧発生回路の詳細構成を示し た回路図である。

【符号の説明】

1, 141, 151 アドレスバッファ

2, 142 ラッチ

3、12、150 レジスタ回路

4, 24, 143, 155 ATD回路

5,204 リフレッシュ制御回路

6 マルチプレクサ

7 メモリセルアレイ

8 ロウデコーダ

9,148 カラムデコーダ

10,149 センスアンプ・リセット回路

11 ヒット制御回路

13 1/0バッファ

30 14,64,154 R/W制御回路

15 ラッチ制御回路

16 ロウ制御回路

17 カラム制御回路

18,215 ブースト電源

19,216 基板電圧発生回路

20,217 リファレンス電圧発生回路


152 バスデコーダ

153 バスセレクタ


161 バースト制御回路

201 スタンバイモード制御回路

【図1】



【図2】



【図3】 【図21】 12 13 t6 t7 t9 t10 t15 Write サイク/ (Tcyc) Read サイクル (Tcyc) 204 TSKEW TSKEW Address An+1 /CS o-MD2 o-REFA /WE リフレッシュ制御回路 ATD R_ADD R1-1 Late Write Read . R_ADD 245 データ (WRBX) Qn+1 レジスタ回路 3 `Ax (前Write) Αn レジスタ回路 12 'Qx (前Write) Qn t13

ti2


tii

t5


t8

【図22】 215 251 /CS o **∠250** 18 【図4】 t10 t15 t26 t14 216 Address 253 リフレッシュタイマより. /CS o-MD3 o 252 19 REFA 基板電圧発生回路 REFB /WE ATD 217 R1+2 R۱ ADD PL R1+1 Read - リフレッシュ リフレッシュ 255 (R1+1) /CS o-MD3 o-データ (WRBX) Qn+1 リファレンス電圧 発生回路 t11 t12 t13 121 t22 t23 t24


【図5】




【図6】




【図7】




【図8】




【図10】




【図9】




[図11]



【図12】



【図13】



(96 t96

【図14】

UAddress (PageAddress)

/WE

ATD

R_ADD

レジスタ 回路 3

レジスタ 回路 150

1/0

WRBA 3

WRBA 2

WRBA 1

WRBA 0

t87 189 193 194

【図18】

【図15】

161 163

t56 t58


t511 t53 Qn (Y4~Y1)

On (Y3)


166

On (Y4)


WRBA 2




【図16】




【図17】



【図19】



【図20】



フロントページの続き

(72)発明者 中川 敦 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 5M024 AA04 AA41 AA54 BB20 BB35 BB36 DD79 DD87 EE05 EE12 EE23 EE29 FF04 FF05 FF07 KK18 KK22 PP01 PP02 PP03 PP07